一种氮化镓微波整流肖特基二极管及制备方法

    公开(公告)号:CN112397576B

    公开(公告)日:2022-10-11

    申请号:CN202011324390.X

    申请日:2020-11-23

    发明人: 李杨 敖金平

    摘要: 本发明涉及一种氮化镓微波整流肖特基二极管及制备方法,该肖特基二极管包括:肖特基阳极,肖特基阳极包括至少两个并列的指型结构及至少一个肖特基金属连接部,相邻两个指型结构的同一侧端部通过肖特基金属连接部相连接,指型结构和肖特基金属连接部共同构成肖特基结。该二极管的肖特基阳极采用肖特基金属连接部将独立的指型结构连接,可以平衡指型结构之间的电位,降低了二极管的电阻;由于多个肖特基金属连接部引入多个馈电点,多个馈电点的引入降低了二极管的电阻,采用多个指型结构可以在电阻保持不变的情况下缩小阳极面积,从而降低了二极管结电容;进而二极管的串联电阻和结电容都得到了改善,使得二极管更适合在微波频段使用。

    一种垂直高压高浪涌JBS二极管及其制作方法

    公开(公告)号:CN115148600A

    公开(公告)日:2022-10-04

    申请号:CN202210579938.8

    申请日:2022-05-25

    摘要: 本发明公开一种垂直高压高浪涌JBS二极管及其制作方法,其中,垂直高压高浪涌JBS二极管包括以下步骤:提供衬底:衬底具有正面和背面;制作n型轻掺杂外延层:在衬底的正面上生长n型轻掺杂外延层;制作p型重掺杂区:在n型轻掺杂外延层的表面制作多个间隔布置的p型重掺杂区;制作欧姆接触结构:在p型重掺杂区的表面上制作金属层而形成欧姆接触结构;制作正面金属电极:在n型轻掺杂外延层的表面上制作正面金属电极,正面金属电极连接至金属层并与n型轻掺杂外延层上p型重掺杂区以外的区域形成肖特基接触结构。本发明通过在p型重掺杂区的表面上制作金属层而形成欧姆接触结构,然后制作肖特基接触结构,得到具有高浪涌特点的二极管。

    一种碳化硅MOSFET器件的元胞结构及功率半导体器件

    公开(公告)号:CN112786680B

    公开(公告)日:2022-09-09

    申请号:CN201911090164.7

    申请日:2019-11-08

    摘要: 本发明公开了一种碳化硅MOSFET元胞结构及功率半导体器件,包括:第一导电类型衬底层;位于第一导电类型衬底层上方的第一导电类型漂移区;在第一导电类型漂移区上方依次设置第一导电类型阻挡层、第二导电类型阱区和第一导电类型增强源区,其中第一导电类型阻挡层浓度大于第一导电类型漂移区的浓度;在第一导电类型漂移区表面还设置有源极金属和肖特基金属,并分别形成欧姆接触和肖特基接触;本发明通过在碳化硅MOSFET元胞内集成SBD,使模块封装时无需额外封装SBD,降低了封装成本,减少了键合线的寄生电感。同时通过在MOSFET元胞中第二导电类型阱区与第一导电类型漂移区的PN结附近漂移区侧设置有高浓度的第一导电类型阻挡层,有效的抑制第二导电类型阱区载流子向第一导电类型漂移区的注入,改善了碳化硅双极退化现象,并提高了器件的可靠性。

    肖特基势垒器件及其形成方法

    公开(公告)号:CN113725077B

    公开(公告)日:2022-08-05

    申请号:CN202111014146.8

    申请日:2021-08-31

    摘要: 本申请公开了一种肖特基势垒器件及其形成方法,该器件包括:衬底,从衬底的表面至其预定深度中的区域中形成有阱区;栅介电层,其形成于阱区上;栅极,其形成于栅介电层上,其两侧的阱区中分别形成有第一中掺杂区和第二中掺杂区,第一中掺杂区中形成有肖特基金属区,第二中掺杂区中形成有重掺杂区,重掺杂区的横向尺寸小于肖特基金属区的横向尺寸。本申请通过将肖特基势垒器件的重掺杂区的横向尺寸设置为小于其肖特基金属区的横向尺寸,从而降低了器件导通时的势垒宽度,进而能够增大其隧穿电流和开态时的沟道电流,提高了器件的可靠性;同时,衬底中形成有中掺杂区能够抑制短沟道效应。

    沟槽型MESFET
    60.
    发明公开
    沟槽型MESFET 审中-实审

    公开(公告)号:CN114846590A

    公开(公告)日:2022-08-02

    申请号:CN202080090078.0

    申请日:2020-12-15

    发明人: 佐佐木公平

    摘要: 提供一种沟槽型MESFET(1),具备:n型半导体层(11),其包括Ga2O3系单晶,具有在一个面(19)上开口的多个沟槽(12);绝缘体(14),其埋入于多个沟槽(12)各自的底部;栅极电极(13),其埋入于多个沟槽(12)各自的绝缘体(14)上,在其侧面与n型半导体层(11)接触;源极电极(16),其连接到n型半导体层(11)的相邻的沟槽(12)之间的台面形状部(18);绝缘体(15),其埋入于多个沟槽(12)各自的栅极电极(13)上,将栅极电极(13)与源极电极(16)绝缘;以及漏极电极(17),其直接或间接地连接到n型半导体层(11)的与源极电极(16)相反的一侧。