-
公开(公告)号：CN115859899A
公开(公告)日：2023-03-28
申请号：CN202310124963.1
申请日：2023-02-06
Applicant: 北京大学
IPC: G06F30/392 , G06F30/394
Abstract: 本发明公布了一种多驱动能力的集成电路标准单元版图迁移的方法，将集成电路某个驱动能力的标准单元已完成的版图作为参考版图，其余的驱动能力下的标准单元待生成的版图作为目标版图；根据参考版图逐步得到所需驱动能力下的标准单元的目标版图；再将参考版图和目标版图划分为四类信息：布局的几何信息、布局的拓扑信息、布线的几何信息、布线的拓扑信息；通过迁移布局信息得到布局版图、计算布局间的几何变换、生成斯坦纳树、进行布线网格规划、通过带约束的A星算法得到最终布线版图，实现性能优越的标准单元版图自动布局布线。
-
公开(公告)号：CN115841841A
公开(公告)日：2023-03-24
申请号：CN202211554400.8
申请日：2022-12-06
Applicant: 北京大学
IPC: G11C29/02 , G11C29/50 , G11C11/4078
Abstract: 本发明公开了一种面向存内计算的存储器阻值校准方法，属于半导体和存内计算技术领域。该方法利用存内计算网络的特性，针对新型存储器器件的两种不同电阻变化特性，设置参考列器件全部为HRS或LRS时，在工作列输出电流中减去大部分来自于HRS或LRS的误差电流，得到校正电流，再通过参考电阻最终输出矫正后的电压信号。利用本发明提供的方法，将不同阻值‑温度关系的新型存储器交叉点阵中器件的阻值得到矫正，从而保障基于新型存储器的存内计算芯片在广泛环境温度下的性能。
-
公开(公告)号：CN115563452A
公开(公告)日：2023-01-03
申请号：CN202211271844.0
申请日：2022-10-18
Applicant: 北京大学
Abstract: 本发明提供一种调节随机比特流概率的方法，属于新型存储与计算技术领域。本发明基于阻变‑选择特性为一体的器件，将器件的选择特性中开启的延迟时间作随机源，在一定脉冲条件下产生的原始随机比特流，通过在此脉冲条件下随机插入reset‑set脉冲对，可实现对随机比特流中“1”的概率的可控的线性调节。相较于传统的调节概率的方式，本发明突破了其依赖脉冲幅值和脉宽调节随机比特流概率的局限，可实现大范围概率内的线性调节，有利于降低延时与功耗。
-
公开(公告)号：CN115374698A
公开(公告)日：2022-11-22
申请号：CN202210966753.2
申请日：2022-08-12
Applicant: 北京大学深圳研究生院
IPC: G06F30/27 , G06F119/02
Abstract: 本申请涉及一种用于预测三端晶体管漏源电流的方法，包括接收所述晶体管的实际栅源极电压，并利用第一人工神经网络产生在所述晶体管的漏源极电压等于第一参考值时的第一漏源电流值；接收所述晶体管的实际漏源极电压，对所述第一漏源电流值与原点形成的直线进行延伸从而获得第二漏源电流；接收所述实际栅源极电压和所述实际漏源极电压，利用第二人工神经网络产生第一比值；以及基于所述第二漏源电流和所述第一比值获得当前偏置条件下对所述晶体管的漏源极电流的预测值；本申请还涉及一种如前述的用于预测三端晶体管漏源电流的人工神经网络系统及其建立方法，以及两种计算机可读存储介质。
-
公开(公告)号：CN111275177B
公开(公告)日：2022-10-21
申请号：CN202010045509.3
申请日：2020-01-16
Applicant: 北京大学
Abstract: 本发明公开了一种全忆阻器神经网络及其制备方法和应用。所述的全忆阻器神经网络通过底电极、第一功能层和中间电极形成忆阻突触器件，之后再覆盖第二功能层，在第二功能层上覆盖顶电极形成忆阻神经元器件，从而构建成全忆阻器神经网络。通过改变突触器件的权重，全忆阻器神经网络可以实现模式识别和监督学习等功能。所发明的全忆阻器神经网络具有高的集成度和可微缩性，并且与传统硅基CMOS工艺兼容，适合大规模生产，对于未来最终实现大规模类脑计算硬件具有重要的意义。
-
Patent Agency Ranking
公开(公告)号：CN114783486B
公开(公告)日：2022-08-26
申请号：CN202210702639.9
申请日：2022-06-21
Applicant: 北京大学
Abstract: 本发明公开一种基于1T2R阻变存储器阵列的存内计算加速器及其应用，属于计算技术领域。本发明通过将1 bit有符号权重存储在同一列的两个1T2R阻变存储器单元构成的电压差分对中，使得1T2R阻变存储器阵列能在同一列内完成有符号权重与输入信号的乘累加操作，无需额外减法运算；通过对1T2R阻变存储器阵列进行全并行电压输入、电压输出操作，避免电流在输出信号线上累加，提高计算并行度，通过采用小尺寸晶体管进行电压域外围电路设计，将1T2R阻变存储器阵列的模拟输出电压转换为数字信号，提升电路的面积效率与能量效率。本发明基于1T2R阻变存储器阵列结构同时用于存储和电压域存内计算，在功能、结构方面具有显著优势。
-
公开(公告)号：CN111898335B
公开(公告)日：2022-07-26
申请号：CN202010578076.8
申请日：2020-06-23
Applicant: 北京大学
IPC: G06F30/398 , G06F30/33 , G06F30/367 , G06F119/02
Abstract: 本发明公布了一种电路可靠性分析方法，涉及集成电路可靠性设计技术，首先综合电路，进行路径分析和计算工作负载，获得关键路径上每个逻辑门的输入条件和负载条件以及退化程度；再进行晶体管级蒙特卡洛仿真，利用晶体管级的仿真退化信息，而无需建立电路退化感知标准单元库，从而使得仿真结果更准确，加速电路中节点的应用，且支持统计静态时序分析。
-
公开(公告)号：CN114743578A
公开(公告)日：2022-07-12
申请号：CN202210355720.4
申请日：2022-04-06
Applicant: 北京大学
IPC: G11C11/22
Abstract: 本发明提出了一种基于铁电隧穿场效应晶体管FeTFET实现三态内容可寻址存储器TCAM的方法，在单个FeTFET上实现了TCAM的完整功能。本发明利用隧穿场效应晶体管TFET独特的双极带带隧穿电流特性，将铁电材料叠加到栅介质层上，得到同时受栅极电压和铁电极化强度控制的双极性的沟道电导，突破了传统CAM的两路互补路径的电路拓扑结构。相较于基于传统静态随机存取存储器的TCAM以及目前报道的基于各种新兴的非易失性存储器的TCAM，本发明具有显著降低的单元面积以及更加简洁的编程与搜索操作过程，相应地带来更高的能效。本发明将TCAM的硬件代价降低到理论最低，具有十分广阔的应用空间。
-
公开(公告)号：CN114639404A
公开(公告)日：2022-06-17
申请号：CN202210232804.9
申请日：2022-03-11
Abstract: 本发明公开一种电荷消除电路模块、MRAM存储单元读出电路及存储系统。该读出电路包括第一位线电容、第二位线电容、位线电荷消除模块、耦合放大模块、耦合电荷消除模块、比较锁存模块，位线电荷消除模块可以将待比较的两条位线放电至相同的低电平或充电至相同的高电平，耦合放大模块不仅能将其两个输入端放电至相同的低电平，也能将输入端的信号放大，耦合电荷消除模块可以将耦合放大模块两个输出端放电至相同的低电平或充电至相同的高电平，防止了预充后两个节点电容上的电荷差、连接两个节点电容的两条支路的失配误差和上一次读出完成后的节点电容上的残余电荷对读出准确率的影响。
-
公开(公告)号：CN114551598A
公开(公告)日：2022-05-27
申请号：CN202210121036.X
申请日：2022-02-09
Applicant: 北京大学
Abstract: 本发明公开了一种基于反铁电层的负电容隧穿场效应晶体管，属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域。本发明在TFET控制栅中加入反铁电层带来负电容效应，当满足动态极化匹配条件时栅压放大系数大于1，亚阈值斜率可以得到改善。负电容效应中栅压放大系数先增后减，反铁电的极化‑电压关系使负电容效应可以开始于其下面串联的TFET的亚阈区，从而负电容效应中栅压放大系数上升的一段延缓了TFET亚阈值斜率退化的问题，降低平均亚阈值斜率，在低电压操作时提高了开态电流，展示出巨大的超低功耗应用前景。
-
-
-
-
-
-
-
-
-
Search Results
1250
records
(took 0.033 seconds)
