公开(公告)号：CN118510269A

公开(公告)日：2024-08-16

申请号：CN202410181430.1

申请日：2024-02-18

申请人： 三星电子株式会社

发明人： 李泓浚 ,  金根楠 ,  李基硕

IPC分类号： H10B12/00

摘要： 一种半导体装置可包括衬底、位线结构、彼此隔开的第一栅电极和第二栅电极、以及第一栅极电介质层和第二栅极电介质层。衬底可包括彼此间隔开并从下有源区向上突出的第一上有源区和第二上有源区、从第一上有源区向上突出的第一竖直有源柱、以及从第二上有源区向上突出的第二竖直有源柱。位线结构可在第一上有源区和第二上有源区之间。第一栅电极和第二栅电极可分别围绕第一竖直有源柱的沟道区和第二竖直有源柱的沟道区。第一栅极电介质层和第二栅极电介质层可分别在第一竖直有源柱和第一栅电极之间以及在第二竖直有源柱和第二栅电极之间。

公开(公告)号：CN110400838B

公开(公告)日：2024-05-28

申请号：CN201910238662.5

申请日：2019-03-27

申请人： 三星电子株式会社

发明人： 李基硕 ,  尹灿植 ,  金桐䎸 ,  李明东

IPC分类号： H01L29/423 ,  H01L27/092

摘要： 公开了一种半导体装置，半导体装置包括：基底，包括第一区域和第二区域；第一栅极图案，位于第一区域的基底上；以及第二栅极图案，位于第二区域的基底上。第一栅极图案包括顺序地堆叠的第一高k介电图案、第一N型含金属图案和第一P型含金属图案。第二栅极图案包括顺序地堆叠的第二高k介电图案和第二P型含金属图案。

公开(公告)号：CN117881183A

公开(公告)日：2024-04-12

申请号：CN202311198493.X

申请日：2023-09-15

申请人： 三星电子株式会社

发明人： 韩珍优 ,  崔贤根 ,  李基硕 ,  朴硕汉

IPC分类号： H10B12/00

摘要： 提供一种半导体存储器件。该半导体存储器件包括：衬底；栅电极，在衬底上；位线，在衬底上；单元半导体图案，在栅电极的一侧并且电连接到位线；电容器结构，包括电连接到单元半导体图案的第一电极、第一电极上的第二电极、以及在第一电极与第二电极之间的电容器介电膜；位线跨接线，在第二方向上与位线间隔开并且电连接到位线；位线选择线，在位线与位线跨接线之间；以及选择半导体图案，在位线与位线跨接线之间，并且与位线、位线跨接线和位线选择线全部电连接。

公开(公告)号：CN117715413A

公开(公告)日：2024-03-15

申请号：CN202311163952.0

申请日：2023-09-11

申请人： 三星电子株式会社

发明人： 崔贤根 ,  申硕浩 ,  慎重赞 ,  李基硕 ,  金根楠 ,  朴硕汉 ,  张殷硕 ,  韩珍优

IPC分类号： H10B12/00 ,  H10B63/00

摘要： 一种半导体器件可以包括基板、在基板上沿第一方向延伸的位线以及在位线上的有源图案。该半导体器件可以包括在有源图案的一侧旁边在垂直于第一方向的第二方向上延伸跨过位线的背栅电极，以及在有源图案的另一侧旁边在第二方向上延伸的字线。有源图案在第二方向上的长度可以大于位线在第二方向上的长度。

公开(公告)号：CN117641900A

公开(公告)日：2024-03-01

申请号：CN202311072951.5

申请日：2023-08-24

申请人： 三星电子株式会社

发明人： 金泰赫 ,  姜泰逵 ,  申硕浩 ,  李基硕 ,  李相昊 ,  金根楠 ,  朴硕汉 ,  慎重赞 ,  郑文泳 ,  赵银珠

IPC分类号： H10B12/00

摘要： 一种半导体装置包括：衬底；在第一方向上在衬底上延伸的位线；位线上的第一有源图案和第二有源图案；背栅电极，其在第一有源图案和第二有源图案之间并且在垂直于第一方向的第二方向上与位线交叉地延伸；第一字线，其在第一有源图案的一侧在第二方向上延伸；第二字线，其在第二有源图案的另一侧在第二方向上延伸；以及接触图案，其连接至第一有源图案和第二有源图案中的每一个，其中，接触图案顺序地包括外延生长层、掺杂的多晶硅层和硅化物层。

公开(公告)号：CN117440681A

公开(公告)日：2024-01-23

申请号：CN202310722596.5

申请日：2023-06-16

申请人： 三星电子株式会社

发明人： 尹灿植 ,  金钟珉 ,  李基硕 ,  安浚爀

IPC分类号： H10B12/00

摘要： 提供了一种集成电路器件，包括：衬底，包括由沟槽隔离部限定的有源区；字线，在衬底内部跨过有源区沿第一水平方向延伸；位线，在字线上沿与第一水平方向正交的第二水平方向延伸；直接接触部，将位线电连接到有源区；焊盘，在有源区上，并且水平宽度大于有源区的水平宽度；掩埋接触部，接触焊盘的侧壁；以及导电着接焊盘，在掩埋接触部上沿竖直方向延伸并在第一水平方向上面向位线。

公开(公告)号：CN117334635A

公开(公告)日：2024-01-02

申请号：CN202310760517.X

申请日：2023-06-26

申请人： 三星电子株式会社

发明人： 金根楠 ,  李基硕 ,  具炳周

IPC分类号： H01L21/768 ,  H01L21/66

摘要： 公开了一种半导体制造方法，包括：形成第一导电结构和第二导电结构；测量第一导电结构和第二导电结构之间的未对准值；基于测量的未对准值从一组掩模版中选择掩模版；以及使用选择的掩模版形成将第一导电结构电连接到第二导电结构的连接导电结构。

公开(公告)号：CN117133709A

公开(公告)日：2023-11-28

申请号：CN202310448291.X

申请日：2023-04-24

申请人： 三星电子株式会社

发明人： 李蕙兰 ,  安浚赫 ,  李基硕

IPC分类号： H01L21/74 ,  H10B12/00

摘要： 一种集成电路装置包括：衬底，其包括有源区域和字线沟槽；字线，其在字线沟槽中在第一水平方向上纵向地延伸；埋置绝缘层，其位于字线上；导电插塞，其位于衬底上；以及焊盘结构，其位于衬底上，并且具有与有源区域的顶表面接触的部分和与导电插塞接触的部分。焊盘结构包括：导电焊盘，其具有与有源区域的顶表面接触的底表面；以及焊盘间隔件，其与导电焊盘的侧壁接触，并且在与第一水平方向正交的第二水平方向上突出超过字线沟槽的内侧壁，使得焊盘间隔件与字线沟槽中的字线的一部分竖直地重叠。

公开(公告)号：CN116896869A

公开(公告)日：2023-10-17

申请号：CN202310026104.9

申请日：2023-01-09

申请人： 三星电子株式会社

发明人： 金孝燮 ,  李基硕 ,  李明东 ,  金钟珉 ,  金熙中 ,  李志勋 ,  李泓濬

IPC分类号： H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00

摘要： 提供了半导体存储器装置。所述半导体存储器装置包括：器件隔离图案，设置在基底上以提供第一有源部分和第二有源部分；第一存储节点垫，设置在第一有源部分上；第二存储节点垫，设置在第二有源部分上；垫分离图案，设置在第一存储节点垫与第二存储节点垫之间；字线，设置在基底中以与第一有源部分和第二有源部分交叉；位线，设置在垫分离图案上并与字线交叉；缓冲层，设置在垫分离图案上；以及掩模多晶硅图案，置于缓冲层与位线之间，其中，掩模多晶硅图案的侧表面与位线的侧表面基本对齐，并且掩模多晶硅图案与垫分离图案竖直地叠置。

公开(公告)号：CN108206181B

公开(公告)日：2023-07-25

申请号：CN201711383470.0

申请日：2017-12-20

申请人： 三星电子株式会社

发明人： 李基硕 ,  金大益 ,  黄有商 ,  金奉秀 ,  朴济民

IPC分类号： H01L27/02 ,  H10B12/00

摘要： 本发明提供了一种半导体装置。所述半导体装置包括：衬底，其包括单元有源区和外围有源区；直接接触件，其排列在形成在所述衬底上的单元绝缘图案上，并且连接至所述单元有源区；位线结构，其包括与所述直接接触件的侧表面接触的薄导电图案；以及外围栅极结构，其位于所述外围有源区。所述外围栅极结构包括外围栅极绝缘图案和外围栅极导电图案的堆叠结构，所述薄导电图案包括第一材料，并且所述外围栅极导电图案包括所述第一材料，并且所述薄导电图案的上表面的水平比所述外围栅极导电图案的上表面的水平更低。