-
公开(公告)号:CN108476232A
公开(公告)日:2018-08-31
申请号:CN201680075898.6
申请日:2016-12-23
Applicant: 三星电子株式会社
IPC: H04L29/08
CPC classification number: H04L29/08 , H04L12/2803 , H04L67/125 , H04W4/70 , H04W4/80
Abstract: 本公开涉及用于传感器网络、机器对机器(M2M)、机器类型通信(MTC)和物联网(IOT)的技术。基于上述技术,本公开可用于智能服务(智能家居、智能建筑、智能城市、智能汽车或联网汽车、医疗保健、数字教育、零售、安全和安全相关服务等)。本公开提供了一种用于控制电子装置的操作的方法和装置。根据本公开,一种用于通过控制装置控制电子装置的方法,所述方法包括以下步骤:由控制装置通过至少一个传感器收集感测信息;由控制装置基于收集到的感测信息确定用户的情况;基于确定的结果在多个预存储的控制模式中显示至少一个候选控制模式;接收用于从显示的所述至少一个候选控制模式中选择的一个控制模式的选择输入;以及响应于所述选择输入,发送针对在所述一个控制模式下能够被控制的至少一个电子装置的控制命令。
-
公开(公告)号:CN108292173A
公开(公告)日:2018-07-17
申请号:CN201680070665.7
申请日:2016-12-09
Applicant: 三星电子株式会社
Abstract: 本公开涉及用于传感器网络、机器对机器(M2M)通信、机器类型通信(MTC)和物联网(IoT)的技术。本公开能够基于上述技术被用于智能服务,诸如智能家庭、智能建筑、智能城市、智能汽车或联网汽车、健康保健、数字教育、零售、安保相关服务等。本公开涉及一种用于基于生物特征信息产生用于对装备进行控制的指令的方法,包括:获得至少一个生物特征信息的步骤;通过使用存储的生物特征信息以及获得的生物特征信息来确定是否计算发热量,并根据确定的结果通过使用所述存储的生物特征信息以及所述获得的生物特征信息来计算发热量的步骤;以及基于计算出的发热量产生用于控制所述装备的指令。
-
公开(公告)号:CN106169307A
公开(公告)日:2016-11-30
申请号:CN201610341728.X
申请日:2016-05-20
Applicant: 三星电子株式会社
IPC: G11C16/10 , G11C16/34 , H01L27/115
CPC classification number: H01L27/11524 , G11C16/0483 , G11C16/10 , G11C16/3459 , H01L27/11526 , H01L27/11529 , H01L27/11556 , H01L27/11565 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582 , H01L29/04 , H01L29/16 , G11C16/3404 , H01L27/11551
Abstract: 公开一种三维半导体存储器装置及其操作方法,该三维半导体存储器装置包括:单元阵列,形成在第一基底上;以及外围电路,形成在被第一基底至少部分地叠置的第二基底上,其中外围电路被构造为提供用于控制单元阵列的信号。单元阵列包括:绝缘图案和栅极图案,交替堆叠在第一基底上;至少第一支柱,形成在与第一基底垂直的方向上,并且通过绝缘图案和栅极图案而与第一基底接触。三维半导体存储器装置还包括:包括与第一基底相邻的第一栅极图案和第一支柱的第一地选择晶体管,以及包括位于第一栅极图案上的第二栅极图案和第一支柱的第二地选择晶体管,其中,第一地选择晶体管不可编程,第二地选择晶体管是可编程的。
-
公开(公告)号:CN106028048A
公开(公告)日:2016-10-12
申请号:CN201610656814.X
申请日:2011-01-14
Applicant: 三星电子株式会社
IPC: H04N19/61 , H04N19/103
CPC classification number: H04N19/103 , H04N19/119 , H04N19/176 , H04N19/46 , H04N19/57 , H04N19/61
Abstract: 一种对视频进行解码的设备。一种使用可变分区的视频编码方法,其中,通过使用基于第一分区模式和分区等级确定的多个分区,以作为用于对画面进行编码的数据单元的编码单元为单位执行预测编码,以便从确定的多个分区中选择将输出编码结果的分区,对表示选择的分区的第一分区模式和分区等级的分区信息进行编码和输出。所述第一分区模式表示作为用于对所述编码单元执行预测编码的数据单元的分区的形状和方向性,所述分区等级表示所述编码单元被划分为用于详细的运动预测的多个分区的程度。
-
公开(公告)号:CN101740129B
公开(公告)日:2015-06-24
申请号:CN200910220889.3
申请日:2009-11-16
Applicant: 三星电子株式会社
IPC: G11C16/26
CPC classification number: G11C8/08 , G11C11/5642 , G11C16/3418 , G11C29/00
Abstract: 本发明构思的目的在于提供一种因补偿闪速存储单元的阈值电压而具有改善的可靠性的非易失性存储装置及其读取方法。根据本发明构思的非易失性存储装置包括:存储单元阵列,连接到多条字线;电压产生器,用于在执行读取操作时,将选择的读取电压提供到所述多条字线中的选择的字线,将未选的读取电压提供到所述多条字线中的未选的字线。电压产生器根据未选的字线是否与选择的字线相邻而产生电平不同的未选的读取电压。根据本发明构思的非易失性存储装置补偿因各种原因而升高或降低的阈值电压。根据本发明的构思,改善了非易失性存储装置的可靠性。
-
公开(公告)号:CN103928467A
公开(公告)日:2014-07-16
申请号:CN201410012574.0
申请日:2014-01-10
Applicant: 三星电子株式会社
IPC: H01L27/115
CPC classification number: H01L23/50 , G11C11/5635 , G11C16/0483 , G11C16/08 , H01L27/11565 , H01L27/1157 , H01L27/11582 , H01L2924/0002 , H01L2924/00012 , H01L2924/00
Abstract: 一种三维半导体器件包括一个层叠在另一个上的第一和和第二选择线。上部线水平地交叉第一和第二选择线。第一和第二竖直图案竖直地交叉第一和第二选择线。第一和第二竖直图案共同连接到上部线。第一和第二竖直图案的每个组成彼此串联连接的第一和第二选择晶体管。第一和第二竖直图案的第一选择晶体管分别被第一和第二选择线控制。
-
公开(公告)号:CN102907096A
公开(公告)日:2013-01-30
申请号:CN201180023568.X
申请日:2011-05-09
Applicant: 三星电子株式会社
IPC: H04N7/26
CPC classification number: H04N19/188 , H04N19/132 , H04N19/164 , H04N19/174 , H04N19/187 , H04N19/30
Abstract: 发送和接收分层编码视频,其中,单独对基本层的画面和至少一个增强层的画面进行编码,基于条带将所述基本层的编码画面和所述至少一个增强层的编码画面进行排列,通过将头添加到重新排列的画面来将排列的画面进行打包,并将包作为比特流来发送。
-
公开(公告)号:CN102479811A
公开(公告)日:2012-05-30
申请号:CN201110386473.6
申请日:2011-11-29
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L27/115 , H01L21/28 , H01L21/8247
CPC classification number: H01L27/11521 , H01L21/28273 , H01L21/764 , H01L21/7682 , H01L27/11519
Abstract: 本发明公开非易失性存储器件及其制造方法。本发明提供的一种非易失性存储器件包括栅结构、绝缘层图案和隔离结构。在第一方向上彼此间隔开的多个栅结构形成在基板上。所述栅结构中的栅结构在基本垂直于第一方向的第二方向上延伸。基板包括在第二方向上交替且重复地形成的有源区域和场区域。绝缘层图案形成在栅结构之间,并且绝缘层图案中具有第二气隙。在基板上在每个场区域中形成各所述隔离结构,各所述隔离结构在第一方向上延伸,且具有在栅结构、绝缘层图案和隔离结构之间的第一气隙。
-
公开(公告)号:CN101354921A
公开(公告)日:2009-01-28
申请号:CN200810144033.8
申请日:2008-07-23
Applicant: 三星电子株式会社
Inventor: 李昌炫
IPC: G11C16/10 , H01L27/115 , G11C7/10
CPC classification number: G11C16/0483 , G11C16/10 , G11C16/3454
Abstract: 一种存储器系统,包括闪速存储器设备和用于控制闪速存储器设备的存储器控制器。该闪速存储器设备包括单元串和与单元串串联连接的选择晶体管。该单元串包括多个串联连接的存储器单元。该选择晶体管与串联连接的存储器单元中的存储器单元具有相同的结构,并且通过沟道热电子注入被编程。
-
公开(公告)号:CN101232048A
公开(公告)日:2008-07-30
申请号:CN200710166675.3
申请日:2007-11-05
Applicant: 三星电子株式会社
IPC: H01L29/792 , H01L29/423 , H01L27/115 , H01L21/336 , H01L21/28 , H01L21/8247 , G11C16/10 , G06F13/00
Abstract: 一种存储晶体管,包括衬底、在该衬底上的隧穿绝缘图形、在该遂穿绝缘图形上的电荷存储图形、在该电荷存储图形上的阻挡绝缘图形和在该阻挡绝缘图形上的栅极,该阻挡绝缘图形包围该栅极,以及一种操作和制造该存储晶体管的方法。非易失性存储器还可以包括串联的多个存储晶体管和在串联的多个单元晶体管中每一个之间的多个辅助结构。多个辅助结构中的每一个都可以是虚拟掩模图形或者辅助栅极结构。
-
-
-
-
-
-
-
-
-