公开(公告)号：CN101946304A

公开(公告)日：2011-01-12

申请号：CN200980105752.1

申请日：2009-02-17

申请人： NXP股份有限公司

发明人： 弗兰克斯·纽利 ,  弗兰克斯·勒利内克

IPC分类号： H01L21/02 ,  H01L23/498 ,  H01L27/06 ,  H01L21/334 ,  H01L27/08 ,  H01L29/94 ,  H01L21/768 ,  H01L27/02

CPC分类号： H01L27/0805 ,  H01L23/49827 ,  H01L27/0207 ,  H01L28/92 ,  H01L29/66181 ,  H01L29/945 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明描述了一种超高密度电容器设计，该设计利用两个晶片面集成到半导体衬底中，优选地Si衬底。电容器是柱状的，并且包括由电介质层(940)分开的电极(930、950)。在沟槽中提供穿过晶片整个厚度的通路连接(920)。

公开(公告)号：CN100424818C

公开(公告)日：2008-10-08

申请号：CN200480019569.7

申请日：2004-05-04

申请人： 美光科技公司

发明人： C·巴斯切里 ,  F·D·吉利 ,  G·S·桑胡

IPC分类号： H01L21/02 ,  H01L21/334

CPC分类号： H01L27/10855 ,  H01L27/10852 ,  H01L28/40 ,  H01L28/57

摘要： 本发明包括在阻挡层(48)之上淀积金属氧化物电介质材料(50)的方法。该阻挡层包括金属和碳、硼、和氮中的一种或多种的合成物，该电介质材料的金属氧化物可以包括与阻挡层相同的金属。该电介质材料/阻挡层结构可以结合到电容器中。例如，该电容器可以用在DRAM单元中，该DRAM单元可以用在电子系统中。

公开(公告)号：CN1293616C

公开(公告)日：2007-01-03

申请号：CN01818654.8

申请日：2001-11-05

申请人： 因芬尼昂技术股份公司

发明人： T·约翰松 ,  H·诺尔斯特伦 ,  C·比约姆安德

IPC分类号： H01L21/328 ,  H01L21/334 ,  H01F17/00 ,  H01L29/06

CPC分类号： H01L27/08 ,  H01F17/0006 ,  H01F41/041 ,  H01L23/5227 ,  H01L28/10 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

摘要： 一种在集成电路中形成电子装置结构的方法，其包含：提供衬底(11)；在该衬底上形成一钝化层(13)；在该钝化层中形成多个通孔(15)；通过各向同性蚀刻去除该钝化层下的衬底物质，从而在该多个通孔下的衬底中形成至少一第一腔洞(19)；在该钝化层之上设置一电介层(23)来填塞这些通孔，从而形成一薄膜(24)；以及在该薄膜上设置一电子装置(27)，如感应器等。

公开(公告)号：CN1227743C

公开(公告)日：2005-11-16

申请号：CN98108385.4

申请日：1998-05-19

申请人： 松下电器产业株式会社

发明人： 名仓英明 ,  川岛勇 ,  中村秀和 ,  小谷寿太郎

IPC分类号： H01L29/70 ,  H01L29/76 ,  H01L21/76 ,  H01L21/31 ,  H01L21/328 ,  H01L21/334

CPC分类号： H01L21/76232

摘要： 高耐压台面型半导体器件及其制造方法，该器件具有：第1导电型的集电极区域和半导体衬底区域；第2导电型的基极区域；第1导电型的发射极区域。还具有：基极区域周围的宽度阔而浅的第1槽；第1槽区域的比第1槽宽度窄的第2槽；覆盖第2槽的电绝缘物；其中，第1槽的离基极区域表面的深度小于基极区域的厚度；第2槽的离基极区域表面的深度小于半导体衬底区域和其上的基极区域的合计厚度。或者还具有：基极区域周围的槽；和覆盖槽的电绝缘物；其中所述槽离基极区域表面的深度小于半导体衬底区域和其上的基极区域的合计厚度。在该器件中，可在台面槽的所有部分上稳定形成足够厚度的绝缘保护层，结果，可减少高耐压特性的离散度，能大幅改善因台面槽的形成、在后工序中的台面槽处裂纹及缺陷引起的成品率的下降。

公开(公告)号：CN1669156A

公开(公告)日：2005-09-14

申请号：CN03816762.X

申请日：2003-07-10

申请人： 先锋株式会社

发明人： 吉泽淳志

IPC分类号： H01L29/80 ,  H01L21/334 ,  H01L51/00

CPC分类号： H01L51/0504 ,  H01L51/0059 ,  H01L51/0078 ,  H01L51/0081 ,  H01L51/0508

摘要： 本发明提供一种具有夹在源电极和漏电极之间的p型有机半导体层的有机半导体器件，它包括一个形成在所述p型有机半导体层的中间部分中的n型有机半导体层和一个埋置在所述n型有机半导体层中的栅电极，并且具有夹在源电极和漏电极之间的n型有机半导体层的有机半导体器件包括一个形成在所述n型有机半导体层的中间部分中的p型有机半导体层和一个埋置在所述p型有机半导体层中的栅电极，由此抑制了在所述电极之间产生的泄漏电流。本发明还提供一种有机半导体器件，它包括一个夹在源电极和漏电极之间并具有载流子传输特性的有机半导体层以及一个由至少两个中间电极片构成的栅电极，其中所述两个中间电极片埋置在所述有机半导体层中，分别设置在与所述源电极和所述漏电极分离并与其平行的至少两个平面内，并且布置在沿所述层厚的方向。通过熔合所述有机半导体层来埋置所述栅电极。

公开(公告)号：CN1469443A

公开(公告)日：2004-01-21

申请号：CN03149404.8

申请日：2003-06-20

申请人： 半导体元件工业有限责任公司

发明人： 普拉塞德·文卡特拉曼

IPC分类号： H01L21/336 ,  H01L21/334

CPC分类号： H01L21/28512 ,  H01L21/823487

摘要： 一种制造半导体器件10的方法，通过如下步骤进行：在衬底上形成第一介电层140；腐蚀穿透第一介电层以形成沟槽150，在沟槽侧壁160上具有沟道区135；侧向去除相邻于沟道上方的沟槽侧壁的部分第一介电层，以确定半导体器件的源区280。

公开(公告)号：CN1423311A

公开(公告)日：2003-06-11

申请号：CN02142882.4

申请日：2002-09-23

申请人： 联华电子股份有限公司

发明人： 陈彦彰 ,  林志宏

IPC分类号： H01L21/328 ,  H01L21/334

CPC分类号： H01L29/66393 ,  H01L27/0617 ,  H01L27/0817

摘要： 一种制作闸流体(thyristor)的方法,本发明是先提供一半导体基底,且该半导体基底表面至少包含有一主动区域(active area)以及一环绕该主动区域的浅沟隔离(STI),接着于该主动区域内形成一相邻接的N型井与P型井；随后再于该N型井与该P型井的交界处上方形成一虚置栅极(dummy gate),并同时于半导体基底上形成其他MOS晶体管的栅极,且各该栅极周围皆形成有一侧壁子；最后进行一N离子以及一P离子植入制程,以于该浅沟隔离与该虚置栅极之间的该P型井以及该N型井中,分别形成该闸流体的阴极与阳极；本发明可避免漏电流增大以及元件提早崩溃的现象；另外闸流体的主动区域上自行对准罩幕(mask)制程的精确度较容易被达到。

公开(公告)号：CN1134036A

公开(公告)日：1996-10-23

申请号：CN95120071.2

申请日：1995-11-24

申请人： 株式会社半导体能源研究所 ,  夏普公司

发明人： 山元良高 ,  须泽英臣 ,  粟根克昶 ,  船田文明 ,  山崎舜平

IPC分类号： H01L21/306 ,  H01L21/02 ,  H01L21/334 ,  C30B1/00

CPC分类号： H01L29/66757 ,  H01L29/78621 ,  H01L29/78675

摘要： 本发明涉及一种形成TFT的有源层的方法，该方法不会对有源层的侧面造成等离子体损坏。首先在玻璃衬底上形成结晶硅膜。然后将保护掩模放在该硅膜上。用主要包括卤族氟化物气体的蚀刻剂气体蚀刻该硅膜，于是形成有源层。在该过程中，蚀刻剂气体不变成等离子体，以便避免有源层侧面被等离子体损坏。ClF3可以用作卤族氟化物气体。

公开(公告)号：CN1024308C

公开(公告)日：1994-04-20

申请号：CN91102782.3

申请日：1991-05-29

申请人： 三星电子株式会社

发明人： 李芳远 ,  裴一成

IPC分类号： H03M1/06 ,  H01L21/334

CPC分类号： H01L27/0214 ,  G05F1/461 ,  G05F3/24 ,  G05F3/30 ,  H01L2924/0002 ,  Y10S323/907 ,  H01L2924/00

摘要： 本发明涉及一种基本上在模拟电路中使用的，作为数/模变换器和模/数变换器必须电路的恒压电路，把已充电的电容器连接到运算放大器输入的一端子上，上述运算放大器输入的另一端与输出端子相互连接，使运算放大器的输出成为对电容器充电的电压，是一种能够防止电路在集成化时随时间和温度变化而恶化的恒压电路。

公开(公告)号：CN1065365A

公开(公告)日：1992-10-14

申请号：CN91102782.3

申请日：1991-05-29

申请人： 三星电子株式会社

发明人： 李芳远 ,  裴一成

IPC分类号： H03M1/06 ,  H01L21/334

CPC分类号： H01L27/0214 ,  G05F1/461 ,  G05F3/24 ,  G05F3/30 ,  H01L2924/0002 ,  Y10S323/907 ,  H01L2924/00

摘要： 本发明涉及一种基本上在模拟电路中使用的，作为数／模变换器和模／数变换器必须电路的恒压电路，把已充电的电容器连接到运算放大器输入的一端子上，上述运算放大器输入的另一端与输出端子相互连接，使运算放大器的输出成为对电容器充电的电压，是一种能够防止在集成化时因工程常数和温度变化电路恶化的恒压电路。