利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

43 条记录 (耗时 0.199 秒)

    具有可完全耗尽的n沟道区和p沟道区的IGBT
    1.
    发明授权
    具有可完全耗尽的n沟道区和p沟道区的IGBT 有权

    公开(公告)号：CN109935632B

    公开(公告)日：2024-10-18

    申请号：CN201811531736.6

    申请日：2018-12-14

    申请人： 英飞凌科技德累斯顿公司

    发明人： A.毛德 ,  T.金齐希 ,  F-J.尼德诺斯泰德 ,  C.P.桑多

    IPC分类号： H01L29/739 ,  H01L29/10 ,  H01L21/331

    摘要： 本发明公开了具有可完全耗尽的n沟道区和p沟道区的IGBT。一种功率半导体器件，具有耦合到第一和第二负载端子结构的半导体主体，所述半导体主体被配置成在器件的导通状态期间传导负载电流并且具有漂移区。所述功率半导体器件包括多个单元，每个单元具有：在第一单元部分中的第一台面，所述第一台面包括：第一端口区，以及第一沟道区，所述第一台面展现在横向方向上的小于100 nm的总延伸，以及在第二单元部分中的第二台面，所述第二台面包括：第二端口区，以及第二沟道区。沟槽结构包括被配置成通过反型或积聚来控制负载电流的控制电极结构。第二导电类型的引导区域位于第二沟道区以下并且从第一和第二沟道区移位。

    具有缓冲区的半导体器件
    2.
    发明授权
    具有缓冲区的半导体器件 有权

    公开(公告)号：CN109786464B

    公开(公告)日：2024-07-02

    申请号：CN201811358626.4

    申请日：2018-11-15

    申请人： 英飞凌科技德累斯顿公司

    发明人： K.科瓦利克-赛德尔 ,  A.阿布杜尔-哈克 ,  O.菲德勒 ,  R.亨施 ,  M.施密特 ,  D.K.西蒙

    IPC分类号： H01L29/78 ,  H01L29/36 ,  H01L29/06

    摘要： 一种半导体器件包括：半导体本体（100），其具有第一导电类型的漏极区（135），第一导电类型的漂移区（134），该漂移区（134）具有低于漏极区（135）的掺杂浓度的掺杂浓度，第一导电类型且布置在漂移区（134）和漏极区（135）之间的缓冲区（150），第一导电类型的源极区（131），第二导电类型的本体区（132），该本体区（132）被布置在源极区（131）和漂移区（134）之间并且与源极区（131）形成第一pn结且与漂移区（134）形成第二pn结，以及第二导电类型的电荷补偿区（133），该电荷补偿区（133）从本体区（132）朝向缓冲区（150）延伸。源极金属化（145）与源极区（131）欧姆接触。漏极金属化（146）与漏极区（135）欧姆接触。

    用于制造具有掩埋深沟槽结构的传感器设备的方法和传感器设备
    4.
    发明公开
    用于制造具有掩埋深沟槽结构的传感器设备的方法和传感器设备 审中-实审

    公开(公告)号：CN112885854A

    公开(公告)日：2021-06-01

    申请号：CN202011359817.X

    申请日：2020-11-27

    申请人： 英飞凌科技德累斯顿公司

    发明人： M·格莱美 ,  B·宾德 ,  H·菲克 ,  D·奥芬贝格

    IPC分类号： H01L27/146

    摘要： 用于制造具有掩埋深沟槽结构的传感器设备的方法，包括：提供具有感测区域的半导体衬底；通过掩模层的露出区域将深沟槽结构蚀刻到半导体衬底中，以用于相对于感测区域横向地并且从主表面区域竖直地将深沟槽结构布置到半导体衬底中；通过外延选择性地将掺杂半导体层沉积在深沟槽结构的表面区域上，以用于提供涂敷的深沟槽结构；至少部分地移除掩模层，以用于露出半导体衬底的主表面区域；将半导体封盖层沉积在半导体衬底的主表面区域上；以及将掺杂半导体层的掺杂物向外扩散到加厚的半导体衬底中，其中向外扩散的掺杂物提供了沟槽掺杂区域，该沟槽掺杂区域从掺杂半导体层延伸到加厚的半导体衬底中。

    半导体器件及其制造方法
    6.
    发明公开
    半导体器件及其制造方法 无效

    公开(公告)号：CN111697056A

    公开(公告)日：2020-09-22

    申请号：CN202010166766.2

    申请日：2020-03-11

    申请人： 英飞凌科技德累斯顿公司

    发明人： A·马哈茂德 ,  R·魏斯 ,  A·维尔梅罗特

    IPC分类号： H01L29/06 ,  H01L29/808 ,  H01L29/861 ,  H01L21/335 ,  H01L21/329

    摘要： 公开了一种半导体器件，其包括具有第一掺杂类型的多个第一半导体层(110)和与第一掺杂类型互补的第二掺杂类型的多个第二半导体层(120)的层堆叠体。半导体器件还包括：邻接多个第一半导体层(110)的第一半导体器件(M1)的第一半导体区(15)；第一半导体器件(M1)的至少一个第二半导体区(14)，其中至少一个第二半导体区(14)中的每个邻接多个第二半导体层(120)中的至少一个，并且与第一半导体区(15)间隔开；以及第三半导体层(130)，其邻接层堆叠体(110，120)以及第一半导体区(15)和至少一个第二半导体区(14)中的每个，其中第三半导体层(130)包括在第一方向(x)上布置在第一半导体区(15)和至少一个第二半导体区(14)之间的第一区域(131)。半导体器件还包括从第三半导体层(130)的第一表面(101)延伸到第一区域(131)中的第一或第二掺杂类型的第三半导体区(140，142)。

    可调谐法布里-珀罗滤波器元件及其制造方法和光谱仪设备
    7.
    发明公开
    可调谐法布里-珀罗滤波器元件及其制造方法和光谱仪设备 审中-公开

    公开(公告)号：CN111458780A

    公开(公告)日：2020-07-28

    申请号：CN202010049694.3

    申请日：2020-01-16

    申请人： 英飞凌科技德累斯顿公司

    发明人： T·考茨施

    IPC分类号： G02B5/28 ,  G01J3/26

    摘要： 本申请涉及可调谐法布里-珀罗滤波器元件及其制造方法和光谱仪设备。根据一个实施例，可调谐法布里-珀罗(FP)滤波器元件100包括：第一FP滤波器堆叠110，被布置在可移动的第一载体元件120处；以及第二FP滤波器堆叠115，以与第一FP滤波器堆叠110相对的配置被布置在第二载体元件125处，其中，在致动时，具有第一FP滤波器堆叠110的第一载体元件120相对于具有第二FP滤波器堆叠115的第二载体元件125可垂直地移动，用于调整相对的第一FP滤波器堆叠110和第二FP滤波器堆叠115之间的距离d1，并且其中，可移动的第一载体元件120在SON衬底130中形成为SON结构(SON＝悬空硅)，其中SON结构120借助于机械弹簧元件135相对于SON衬底130可移动地悬置。

    晶体管布置及其生产方法
    8.
    发明公开
    晶体管布置及其生产方法 审中-实审

    公开(公告)号：CN110034115A

    公开(公告)日：2019-07-19

    申请号：CN201811569963.8

    申请日：2018-12-21

    申请人： 英飞凌科技德累斯顿公司

    发明人： R.魏斯 ,  H.法伊克 ,  F.希尔勒 ,  A.迈泽

    IPC分类号： H01L27/088

    摘要： 公开晶体管布置及其生产方法。晶体管布置包括：层堆叠，具有第一掺杂类型的多个第一半导体层（110）和与第一掺杂类型互补的第二掺杂类型的多个第二半导体层（120）；第一晶体管器件（M1）的第一源区（13），邻接多个第一半导体层（110）；第一晶体管器件（M1）的第一漏区（15），邻接多个第二半导体层（120）并在第一方向与第一源区（13）间隔开；第一晶体管器件（M1）的多个栅区（14），多个栅区（14）中每个邻接多个第二半导体层（120）中至少一个，布置在第一源区（13）和第一漏区（15）之间，并与第一源区（13）和第一漏区（15）间隔开；第三半导体层（130），邻接层堆叠（110，120）和第一源区（13）、第一漏区（15）及栅区（14）中每个；和第二晶体管器件（M2）的有源区，集成在第三半导体层（130）中。