-
公开(公告)号：CN118298876A
公开(公告)日：2024-07-05
申请号：CN202311413300.8
申请日：2023-10-27
Applicant: 三星电子株式会社
IPC: G11C16/08
Abstract: 提供了非易失性存储器件及其操作方法。所述操作方法包括：接收读取命令；在字线设置时段期间将对多条未选接地选择线施加的电压从关断电压增大到接通电压；对与第一工艺特性相对应的第一选定接地选择线施加第一电压，直到所述字线设置时段内的第一时间；在所述字线设置时段内的所述第一时间之后，对所述第一选定接地选择线施加第二电压；对与第二工艺特性相对应的第二选定接地选择线施加所述第一电压，直到所述字线设置时段内早于所述第一时间的第二时间；以及在所述字线设置时段内的所述第二时间之后，对所述第二选定接地选择线施加所述第二电压。
-
公开(公告)号：CN107393590A
公开(公告)日：2017-11-24
申请号：CN201710218129.3
申请日：2017-04-05
IPC: G11C16/08
CPC classification number: G11C16/10 , G11C11/5628 , G11C16/0466 , G11C16/0483 , G11C16/24 , G11C16/3459 , G11C16/08
Abstract: 一种包括排列在多个单元串中的多个存储单元的非易失性存储设备的编程方法包括：顺序地在第一间隔期间将第一通过电压施加到连接到多个存储单元的字线的未选择的字线并在第二间隔期间将高于第一通过电压的第二通过电压施加到未选择的字线；以及在第一间隔中将编程电压施加到连接到多个存储单元的字线的选择的字线之后，将低于编程电压的放电电压施加到选择的字线，以及在第二间隔期间将编程电压施加到选择的字线。
-
公开(公告)号：CN118366525A
公开(公告)日：2024-07-19
申请号：CN202410062856.5
申请日：2024-01-16
Applicant: 三星电子株式会社
Abstract: 提供非易失性存储器装置及其恢复方法、以及半导体装置，所述非易失性存储器装置包括：存储器块，包括多个单元串、第一串选择线和第二串选择线，所述多个单元串中的每个包括多个串选择晶体管和多个存储器单元，第一串选择线连接到所述多个单元串中的第一单元串的串选择晶体管，第二串选择线连接到所述多个单元串中的第二单元串的串选择晶体管；以及控制电路，被配置为控制恢复操作以不同的驱动强度将恢复电压施加到第一串选择线和第二串选择线。
-
公开(公告)号：CN116828858A
公开(公告)日：2023-09-29
申请号：CN202211630158.8
申请日：2022-12-13
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：CSL驱动器，在衬底上；CSP，在CSL驱动器上；栅电极结构，在CSP上并且包括在垂直于衬底上表面的第一方向上彼此间隔开的栅电极，每一个栅电极在平行于衬底上表面第二方向上延伸；存储器沟道结构，在CSP上并且延伸穿过栅电极结构并连接到CSP；第一上布线结构，接触CSP的上表面；第一贯通过孔，沿第一方向延伸穿过CSP并电连接到第一上布线结构和CSL驱动器，但不接触CSP；以及虚设布线结构，接触CSP的上表面，但不电连接到CSL驱动器。
-
公开(公告)号：CN116153366A
公开(公告)日：2023-05-23
申请号：CN202211413041.4
申请日：2022-11-11
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储器装置及其操作方法。非易失性存储器装置的操作方法，非易失性存储器装置包括各自包括第一堆叠件和邻近于第一堆叠件的第二堆叠件的多个单元串，操作方法包括步骤：通过将包括第一多个电压电平的编程电压施加至连接至多个单元串中的每一个的第一堆叠件的选择字线，在其中多个编程循环被执行的时间段期间执行第一编程操作；在该时间段期间，将包括第二多个电压电平的第二电压施加至连接至多个单元串中的每一个的第一堆叠件的非选择字线；以及在该时间段期间，将第三电压保持在第一电平，第三电压施加至连接至多个单元串中的每一个的第二堆叠件的非选择字线。
-
Patent Agency Ranking
公开(公告)号：CN116137176A
公开(公告)日：2023-05-19
申请号：CN202211431295.9
申请日：2022-11-14
Applicant: 三星电子株式会社
Abstract: 本公开提供了一种存储器件的操作方法、编程方法及存储器系统的操作方法。公开了一种包括沿与衬底垂直的方向堆叠的多个存储单元的存储器件的操作方法。所述方法包括：基于第一编程参数来对来自所述多个存储单元当中的连接到选定字线的选定存储单元执行第一编程循环至第(n‑1)编程循环；以及在所述第(n‑1)编程循环被执行之后，基于与所述第一编程参数不同的第二编程参数来对所述选定存储单元执行第n编程循环至第k编程循环。在此，n是大于1的整数并且k是大于或等于n的整数。所述第一编程参数和所述第二编程参数中的每一者包括在所述第一编程循环至所述第k编程循环中使用的编程电压增量、2级验证范围和位线强制电压中的至少两者。
-
公开(公告)号：CN108288485A
公开(公告)日：2018-07-17
申请号：CN201810017036.9
申请日：2018-01-08
Applicant: 三星电子株式会社
IPC: G11C16/12
CPC classification number: G11C16/08 , G11C16/0483 , G11C16/12 , G11C16/3495 , H01L27/11556 , H01L27/11582
Abstract: 一种非易失性存储器件的高压开关电路包括高压晶体管、逻辑和高压开关。高压晶体管基于编程启动电压而导通，并且向第一存储块传送编程电压。所述逻辑基于使能信号和开关控制信号来产生路径选择信号，所述开关控制信号基于非易失性存储器件的操作参数或针对第一存储块的至少一部分的存取地址之一。在第一存储块上的编程操作期间激活所述使能信号。高压开关基于路径选择信号经由多个传送路径之一来向高压晶体管的栅极传送编程启动电压。结果，消除了由编程启动电压产生的负偏置温度不稳定性(NBTI)的影响。
-
公开(公告)号：CN111179992B
公开(公告)日：2025-04-22
申请号：CN201911109066.3
申请日：2019-11-13
Applicant: 三星电子株式会社
Inventor： 李耀翰
Abstract: 本公开提供了具有改进的电特性的竖直存储器装置及其操作方法。一种操作存储器装置的方法，其中该存储器装置包括：衬底；位于所述衬底上方的至少一个伪字线；位于所述伪字线上方的多个字线；以及多个竖直孔，所述多个竖直孔在垂直于所述衬底的方向上延伸穿过所述至少一个伪字线和所述多个字线，并且被分类为沟道孔和伪孔，所述沟道孔中的每一个连接到位线；所述方法包括：对形成为所述伪字线和所述伪孔的伪单元执行擦除操作；验证所述擦除操作；以及对所述多个伪单元中的至少一个伪单元执行编程操作，使得所述至少一个伪单元比形成为所述伪字线和所述沟道孔的主单元具有更高的阈值电压。
-
公开(公告)号：CN116072189A
公开(公告)日：2023-05-05
申请号：CN202210980248.3
申请日：2022-08-16
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储装置包括存储块和控制电路。所述存储块包括多个单元串，其中，所述多个单元串中的每一个单元串包括在垂直方向上串联连接并设置在位线与公共源极线之间的串选择晶体管、多个存储单元和接地选择晶体管。所述控制电路在对目标存储单元的编程操作期间基于编程循环序数与参考序数的比较来调整施加到选定字线的通道晶体管的栅极的高电压的电平，使得所述高电压与施加到所述通道晶体管的漏极的编程电压之间的电压差在所述多个编程循环的至少一部分编程循环中不同。
-
公开(公告)号：CN116052745A
公开(公告)日：2023-05-02
申请号：CN202210917162.6
申请日：2022-08-01
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种非易失性存储器件，该非易失性存储器件包括：存储单元阵列，所述存储单元阵列包括均包括存储单元和连接到串选择线的串选择晶体管的单元串；页缓冲电路，页缓冲电路包括均包括被配置为存储强制信息的强制锁存器的页缓冲器；以及控制逻辑电路，被配置为在对选定字线进行编程操作期间，将以下电压中的至少两个电压控制为彼此不同：在位线强制操作之前的第一间隔内施加到所述串选择线的第一电压、在执行所述位线强制操作的第二间隔内施加到所述串选择线的第二电压、以及在执行所述位线强制操作之后的第三间隔内施加到所述串选择线的第三电压，所述位线强制操作用于向所述选定单元串传送所述强制信息。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.024 seconds)
