-
公开(公告)号：CN106252416B
公开(公告)日：2019-04-23
申请号：CN201610674419.4
申请日：2012-03-07
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L21/768 , H01L23/522 , H01L29/12 , H01L29/41 , H01L29/417
Abstract: 本发明的目的在于提供一种能够抑制阈值电压随时间变化的半导体装置以及半导体装置的制造方法。本发明的半导体装置具备在半导体基板20上形成的漂移层21、在漂移层21表层中相互离开地形成的第1阱区域41、在漂移层21以及各第1阱区域41上跨越地形成的栅绝缘膜30、在栅绝缘膜30上选择性地形成的栅电极50、贯通栅绝缘膜30而到达至各第1阱区域41内部的源极接触孔61、和在源极接触孔61的至少侧面中形成的、压缩应力残留的压缩应力残留层90。
-
公开(公告)号：CN106252416A
公开(公告)日：2016-12-21
申请号：CN201610674419.4
申请日：2012-03-07
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L21/768 , H01L23/522 , H01L29/12 , H01L29/41 , H01L29/417
CPC classification number: H01L29/1608 , H01L21/0485 , H01L29/0615 , H01L29/0638 , H01L29/41766 , H01L29/45 , H01L29/66068 , H01L29/7802 , H01L29/7811 , H01L29/7816 , H01L29/7845 , H01L2924/0002 , H01L2924/00 , H01L29/78 , H01L21/28 , H01L21/768 , H01L23/5226 , H01L29/12 , H01L29/41 , H01L29/417 , H01L29/66477
Abstract: 本发明的目的在于提供一种能够抑制阈值电压随时间变化的半导体装置以及半导体装置的制造方法。本发明的半导体装置具备在半导体基板20上形成的漂移层21、在漂移层21表层中相互离开地形成的第1阱区域41、在漂移层21以及各第1阱区域41上跨越地形成的栅绝缘膜30、在栅绝缘膜30上选择性地形成的栅电极50、贯通栅绝缘膜30而到达至各第1阱区域41内部的源极接触孔61、和在源极接触孔61的至少侧面中形成的、压缩应力残留的压缩应力残留层90。
-
公开(公告)号：CN103548145B
公开(公告)日：2016-08-31
申请号：CN201280024635.4
申请日：2012-03-07
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L21/768 , H01L23/522 , H01L29/12 , H01L29/41 , H01L29/417
CPC classification number: H01L29/1608 , H01L21/0485 , H01L29/0615 , H01L29/0638 , H01L29/41766 , H01L29/45 , H01L29/66068 , H01L29/7802 , H01L29/7811 , H01L29/7816 , H01L29/7845 , H01L2924/0002 , H01L2924/00
Abstract: 本发明的目的在于提供一种能够抑制阈值电压随时间变化的半导体装置以及半导体装置的制造方法。本发明的半导体装置具备在半导体基板20上形成的漂移层21、在漂移层21表层中相互离开地形成的第1阱区域41、在漂移层21以及各第1阱区域41上跨越地形成的栅绝缘膜30、在栅绝缘膜30上选择性地形成的栅电极50、贯通栅绝缘膜30而到达至各第1阱区域41内部的源极接触孔61、和在源极接触孔61的至少侧面中形成的、压缩应力残留的压缩应力残留层90。
-
Patent Agency Ranking
公开(公告)号：CN109478569B
公开(公告)日：2022-02-22
申请号：CN201780043817.9
申请日：2017-05-23
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/20 , H01L21/265 , H01L21/336 , H01L29/12 , H01L29/872
Abstract: 本申请说明书公开的技术涉及不使工艺吞吐量或者成品率恶化，而能够抑制碳化硅半导体装置的截止状态下的绝缘破坏的技术。本申请说明书公开的技术所涉及的碳化硅半导体装置具备：第1导电类型的漂移层(2)；贯通位错(TD)，贯通漂移层(2)而形成；以及第2导电类型的电场缓和区域(12)，设置于漂移层(2)的表层中的与贯通位错(TD)对应的位置。在此，电场缓和区域(12)是外延层。
-
公开(公告)号：CN108604600B
公开(公告)日：2021-07-16
申请号：CN201680080810.X
申请日：2016-11-28
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L29/12
Abstract: 本申请涉及碳化硅半导体装置及其制造方法。碳化硅半导体装置具备：在SiC层30内设置的n型的漂移层2、p型的多个阱区域3、作为被阱区域3夹持的漂移层2的部分的JFET区域JR、至少覆盖JFET区域JR的栅极绝缘膜6及栅极7。栅极绝缘膜6及栅极7包含：含有与构成栅极绝缘膜6及栅极7的元素不同的元素的含有不同元素的区域10。
-
公开(公告)号：CN109478569A
公开(公告)日：2019-03-15
申请号：CN201780043817.9
申请日：2017-05-23
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/20 , H01L21/265 , H01L21/336 , H01L29/12 , H01L29/872
Abstract: 本申请说明书公开的技术涉及不使工艺吞吐量或者成品率恶化，而能够抑制碳化硅半导体装置的截止状态下的绝缘破坏的技术。本申请说明书公开的技术所涉及的碳化硅半导体装置具备：第1导电类型的漂移层(2)；贯通位错(TD)，贯通漂移层(2)而形成；以及第2导电类型的电场缓和区域(12)，设置于漂移层(2)的表层中的与贯通位错(TD)对应的位置。在此，电场缓和区域(12)是外延层。
-
公开(公告)号：CN108604600A
公开(公告)日：2018-09-28
申请号：CN201680080810.X
申请日：2016-11-28
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L29/12
Abstract: 本申请涉及碳化硅半导体装置及其制造方法。碳化硅半导体装置具备：在SiC层30内设置的n型的漂移层2、p型的多个阱区域3、作为被阱区域3夹持的漂移层2的部分的JFET区域JR、至少覆盖JFET区域JR的栅极绝缘膜6及栅极7。栅极绝缘膜6及栅极7包含：含有与构成栅极绝缘膜6及栅极7的元素不同的元素的含有不同元素的区域10。
-
公开(公告)号：CN103548145A
公开(公告)日：2014-01-29
申请号：CN201280024635.4
申请日：2012-03-07
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L21/768 , H01L23/522 , H01L29/12 , H01L29/41 , H01L29/417
CPC classification number: H01L29/1608 , H01L21/0485 , H01L29/0615 , H01L29/0638 , H01L29/41766 , H01L29/45 , H01L29/66068 , H01L29/7802 , H01L29/7811 , H01L29/7816 , H01L29/7845 , H01L2924/0002 , H01L2924/00
Abstract: 本发明的目的在于提供一种能够抑制阈值电压随时间变化的半导体装置以及半导体装置的制造方法。本发明的半导体装置具备在半导体基板20上形成的漂移层21、在漂移层21表层中相互离开地形成的第1阱区域41、在漂移层21以及各第1阱区域41上跨越地形成的栅绝缘膜30、在栅绝缘膜30上选择性地形成的栅电极50、贯通栅绝缘膜30而到达至各第1阱区域41内部的源极接触孔61、和在源极接触孔61的至少侧面中形成的、压缩应力残留的压缩应力残留层90。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.046 seconds)
