-
公开(公告)号:CN102870217A
公开(公告)日:2013-01-09
申请号:CN201180016343.1
申请日:2011-02-08
Applicant: 三菱电机株式会社
CPC classification number: H01L29/1095 , H01L29/0615 , H01L29/0638 , H01L29/0696 , H01L29/1608 , H01L29/402 , H01L29/42372 , H01L29/66068 , H01L29/7395 , H01L29/7805 , H01L29/7811 , H01L29/8611
Abstract: 在高速切换的功率用半导体装置中,存在在切换时流过位移电流从而与其流路的电阻互相作用,而发生高电压,由于该电压,栅极绝缘膜那样的薄的绝缘膜发生绝缘破坏,而半导体装置发生破坏的情况。本发明涉及的半导体装置具备:第1导电类型的半导体基板;第1导电类型的漂移层,被形成于所述半导体基板的第1主面;第2导电类型的第2阱区域,被形成为包围漂移层的单元区域;以及源极焊盘,经由贯通第2阱区域上的栅极绝缘膜而设置的第1阱接触孔、贯通第2阱区域上的场绝缘膜而设置的第2阱接触孔、以及源极接触孔,而使第2阱区域彼此和单元区域的源极区域电连接。
-
公开(公告)号:CN109564942B
公开(公告)日:2022-02-11
申请号:CN201780050421.7
申请日:2017-06-26
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/12 , H01L29/47 , H01L29/872
Abstract: 目的在于提供一种能够抑制栅极绝缘膜的破坏的技术。半导体装置具备:多个半导体开关元件,是MOSFET,且内置肖特基势垒二极管;第1欧姆电极,配设于阱区域中的与规定区域相反的一侧的第1区域上方,与该第1区域电连接;第1肖特基电极,配设于在阱区域的第1区域中露出的半导体层上;以及布线,与第1欧姆电极及第1肖特基电极电连接,并且与源电极电连接。
-
公开(公告)号:CN109564942A
公开(公告)日:2019-04-02
申请号:CN201780050421.7
申请日:2017-06-26
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/12 , H01L29/47 , H01L29/872
Abstract: 目的在于提供一种能够抑制栅极绝缘膜的破坏的技术。半导体装置具备:多个半导体开关元件,是MOSFET,且内置肖特基势垒二极管;第1欧姆电极,配设于阱区域中的与规定区域相反的一侧的第1区域上方,与该第1区域电连接;第1肖特基电极,配设于在阱区域的第1区域中露出的半导体层上;以及布线,与第1欧姆电极及第1肖特基电极电连接,并且与源电极电连接。
-
公开(公告)号:CN103548145A
公开(公告)日:2014-01-29
申请号:CN201280024635.4
申请日:2012-03-07
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L21/768 , H01L23/522 , H01L29/12 , H01L29/41 , H01L29/417
CPC classification number: H01L29/1608 , H01L21/0485 , H01L29/0615 , H01L29/0638 , H01L29/41766 , H01L29/45 , H01L29/66068 , H01L29/7802 , H01L29/7811 , H01L29/7816 , H01L29/7845 , H01L2924/0002 , H01L2924/00
Abstract: 本发明的目的在于提供一种能够抑制阈值电压随时间变化的半导体装置以及半导体装置的制造方法。本发明的半导体装置具备在半导体基板20上形成的漂移层21、在漂移层21表层中相互离开地形成的第1阱区域41、在漂移层21以及各第1阱区域41上跨越地形成的栅绝缘膜30、在栅绝缘膜30上选择性地形成的栅电极50、贯通栅绝缘膜30而到达至各第1阱区域41内部的源极接触孔61、和在源极接触孔61的至少侧面中形成的、压缩应力残留的压缩应力残留层90。
-
公开(公告)号:CN106252416B
公开(公告)日:2019-04-23
申请号:CN201610674419.4
申请日:2012-03-07
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L21/768 , H01L23/522 , H01L29/12 , H01L29/41 , H01L29/417
Abstract: 本发明的目的在于提供一种能够抑制阈值电压随时间变化的半导体装置以及半导体装置的制造方法。本发明的半导体装置具备在半导体基板20上形成的漂移层21、在漂移层21表层中相互离开地形成的第1阱区域41、在漂移层21以及各第1阱区域41上跨越地形成的栅绝缘膜30、在栅绝缘膜30上选择性地形成的栅电极50、贯通栅绝缘膜30而到达至各第1阱区域41内部的源极接触孔61、和在源极接触孔61的至少侧面中形成的、压缩应力残留的压缩应力残留层90。
-
公开(公告)号:CN106252416A
公开(公告)日:2016-12-21
申请号:CN201610674419.4
申请日:2012-03-07
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L21/768 , H01L23/522 , H01L29/12 , H01L29/41 , H01L29/417
CPC classification number: H01L29/1608 , H01L21/0485 , H01L29/0615 , H01L29/0638 , H01L29/41766 , H01L29/45 , H01L29/66068 , H01L29/7802 , H01L29/7811 , H01L29/7816 , H01L29/7845 , H01L2924/0002 , H01L2924/00 , H01L29/78 , H01L21/28 , H01L21/768 , H01L23/5226 , H01L29/12 , H01L29/41 , H01L29/417 , H01L29/66477
Abstract: 本发明的目的在于提供一种能够抑制阈值电压随时间变化的半导体装置以及半导体装置的制造方法。本发明的半导体装置具备在半导体基板20上形成的漂移层21、在漂移层21表层中相互离开地形成的第1阱区域41、在漂移层21以及各第1阱区域41上跨越地形成的栅绝缘膜30、在栅绝缘膜30上选择性地形成的栅电极50、贯通栅绝缘膜30而到达至各第1阱区域41内部的源极接触孔61、和在源极接触孔61的至少侧面中形成的、压缩应力残留的压缩应力残留层90。
-
公开(公告)号:CN103548145B
公开(公告)日:2016-08-31
申请号:CN201280024635.4
申请日:2012-03-07
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L21/768 , H01L23/522 , H01L29/12 , H01L29/41 , H01L29/417
CPC classification number: H01L29/1608 , H01L21/0485 , H01L29/0615 , H01L29/0638 , H01L29/41766 , H01L29/45 , H01L29/66068 , H01L29/7802 , H01L29/7811 , H01L29/7816 , H01L29/7845 , H01L2924/0002 , H01L2924/00
Abstract: 本发明的目的在于提供一种能够抑制阈值电压随时间变化的半导体装置以及半导体装置的制造方法。本发明的半导体装置具备在半导体基板20上形成的漂移层21、在漂移层21表层中相互离开地形成的第1阱区域41、在漂移层21以及各第1阱区域41上跨越地形成的栅绝缘膜30、在栅绝缘膜30上选择性地形成的栅电极50、贯通栅绝缘膜30而到达至各第1阱区域41内部的源极接触孔61、和在源极接触孔61的至少侧面中形成的、压缩应力残留的压缩应力残留层90。
-
公开(公告)号:CN102870217B
公开(公告)日:2016-08-03
申请号:CN201180016343.1
申请日:2011-02-08
Applicant: 三菱电机株式会社
CPC classification number: H01L29/1095 , H01L29/0615 , H01L29/0638 , H01L29/0696 , H01L29/1608 , H01L29/402 , H01L29/42372 , H01L29/66068 , H01L29/7395 , H01L29/7805 , H01L29/7811 , H01L29/8611
Abstract: 在高速切换的功率用半导体装置中,存在在切换时流过位移电流从而与其流路的电阻互相作用,而发生高电压,由于该电压,栅极绝缘膜那样的薄的绝缘膜发生绝缘破坏,而半导体装置发生破坏的情况。本发明涉及的半导体装置具备:第1导电类型的半导体基板;第1导电类型的漂移层,被形成于所述半导体基板的第1主面;第2导电类型的第2阱区域,被形成为包围漂移层的单元区域;以及源极焊盘,经由贯通第2阱区域上的栅极绝缘膜而设置的第1阱接触孔、贯通第2阱区域上的场绝缘膜而设置的第2阱接触孔、以及源极接触孔,而使第2阱区域彼此和单元区域的源极区域电连接。
-
-
-
-
-
-
-