-
公开(公告)号：CN109844550A
公开(公告)日：2019-06-04
申请号：CN201680090272.2
申请日：2016-10-26
Applicant: 三菱电机株式会社
Abstract: 本申请的发明涉及的检查装置具备：固定板；多个伸缩部，它们的一端固定于固定板；多个接触探针，它们各自固定于多个伸缩部的另一端；以及多个固定部，它们分别针对多个接触探针而设置，各固定部对固定状态、开放状态进行切换，该固定状态为将多个接触探针中的对应的接触探针的上端固定于第1位置，该开放状态为不固定该接触探针，在固定状态下，接触探针被多个伸缩部中的对应的伸缩部朝向固定板拉拽，在开放状态下，接触探针的上端配置于与第1位置相比接近固定板的第2位置。
-
公开(公告)号：CN108735736A
公开(公告)日：2018-11-02
申请号：CN201810361018.2
申请日：2018-04-20
Applicant: 三菱电机株式会社
CPC classification number: H01L29/7811 , H01L22/12 , H01L29/0696 , H01L29/1608 , H01L29/66068 , H01L29/7806
Abstract: 提供一种半导体装置，该半导体装置能够确保体二极管的可靠性，能够确保器件动作的稳定性。具有：有源区域，其设置于第1导电型的半导体层，在有源区域形成有在半导体层的厚度方向流过主电流的MOS晶体管；以及终端区域，其设置于有源区域的周围，终端区域具有沿有源区域而设置的缺陷检测器件，缺陷检测器件由具有第1主电极和第2主电极的二极管构成，该第1主电极是在半导体层的第1主面之上沿有源区域而设置的，该第2主电极设置于半导体层的第2主面侧。
-
公开(公告)号：CN103548145A
公开(公告)日：2014-01-29
申请号：CN201280024635.4
申请日：2012-03-07
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L21/768 , H01L23/522 , H01L29/12 , H01L29/41 , H01L29/417
CPC classification number: H01L29/1608 , H01L21/0485 , H01L29/0615 , H01L29/0638 , H01L29/41766 , H01L29/45 , H01L29/66068 , H01L29/7802 , H01L29/7811 , H01L29/7816 , H01L29/7845 , H01L2924/0002 , H01L2924/00
Abstract: 本发明的目的在于提供一种能够抑制阈值电压随时间变化的半导体装置以及半导体装置的制造方法。本发明的半导体装置具备在半导体基板20上形成的漂移层21、在漂移层21表层中相互离开地形成的第1阱区域41、在漂移层21以及各第1阱区域41上跨越地形成的栅绝缘膜30、在栅绝缘膜30上选择性地形成的栅电极50、贯通栅绝缘膜30而到达至各第1阱区域41内部的源极接触孔61、和在源极接触孔61的至少侧面中形成的、压缩应力残留的压缩应力残留层90。
-
公开(公告)号：CN120021376A
公开(公告)日：2025-05-20
申请号：CN202411573876.5
申请日：2024-11-06
Applicant: 三菱电机株式会社
Abstract: 本公开的目的在于提供能够确保下部电极与接触通孔的接合余量，并且防止上部电极与下部电极的短路的半导体装置。半导体装置具备：半导体基板；栅极绝缘膜，形成于从半导体基板的表面到达漂移层的槽的内壁；栅极沟槽以及提拉电极，在槽的内部形成在栅极绝缘膜之上；层间绝缘膜；以及发射极电极。栅极沟槽具有：下部电极；以及上部电极，经由中间绝缘膜而形成在下部电极之上。提拉电极具有：第一提拉电极，经由贯通层间绝缘膜的接触通孔而与发射极电极连接；以及第二提拉电极，在俯视观察时在槽所延伸的方向上配置在第一提拉电极与栅极沟槽之间。在俯视观察时第二提拉电极具有宽度比第一提拉电极窄的宽度窄部。
-
公开(公告)号：CN119181719A
公开(公告)日：2024-12-24
申请号：CN202410767914.4
申请日：2024-06-14
Applicant: 三菱电机株式会社
IPC: H01L29/739 , H01L29/06
Abstract: 本公开提供不大幅损害半导体装置的有效面积就能够抑制半导体装置的接通时的电流急剧上升的半导体装置。半导体基板(SB)上的平面布局具有针对开关的阈值电压的分布。在由针对所述阈值电压的箱宽度为100mV的多个箱、和与所述平面布局的属于所述多个箱中的每一个箱的面积对应的多个频数来定义直方图的情况下，所述平面布局具有属于所述多个箱中的不同箱的多个区域(RG1～RGn)。所述多个区域(RG1～RGn)包括第一至第三区域(RG1～RG3)。所述直方图具有以正态分布(PNM)为基准从所述正态分布(PNM)连续地向低电压侧拖出下摆的分布(PFL)。
-
Patent Agency Ranking
-
公开(公告)号：CN117790550A
公开(公告)日：2024-03-29
申请号：CN202311231574.5
申请日：2023-09-22
Applicant: 三菱电机株式会社
IPC: H01L29/739 , H01L21/331 , H01L29/06
Abstract: 目的在于得到能够减小电容的半导体装置及半导体装置的制造方法。本发明涉及的半导体装置具有：半导体层，其形成有沟槽；埋入电极，其设置于所述沟槽的内部；上部电极，其在所述沟槽的内部设置于所述埋入电极的上方；绝缘膜，其设置于所述沟槽的内部；第1电极，其设置于所述半导体层的上表面；以及第2电极，其设置于所述半导体层的下表面，所述绝缘膜具有位于所述埋入电极与所述沟槽的侧壁之间的第1部分、位于所述上部电极与所述沟槽的侧壁之间的第2部分和位于所述埋入电极与所述上部电极之间的第3部分，所述上部电极的下表面的中央部凹陷。
-
公开(公告)号：CN117134631A
公开(公告)日：2023-11-28
申请号：CN202310569192.7
申请日：2023-05-19
Applicant: 三菱电机株式会社
Abstract: 本发明涉及半导体装置，目的在于提供不使控制电路及控制方法变得复杂就能够减小通断损耗的半导体装置。本发明的半导体装置构成为具有：第1栅极电极；第2栅极电极，其与第1栅极电极并联连接；控制电路，其与第1栅极电极及第2栅极电极连接，对栅极电压进行控制；以及线圈，其连接于第2栅极电极和控制电路之间。
-
公开(公告)号：CN108735736B
公开(公告)日：2023-04-11
申请号：CN201810361018.2
申请日：2018-04-20
Applicant: 三菱电机株式会社
Abstract: 提供一种半导体装置，该半导体装置能够确保体二极管的可靠性，能够确保器件动作的稳定性。具有：有源区域，其设置于第1导电型的半导体层，在有源区域形成有在半导体层的厚度方向流过主电流的MOS晶体管；以及终端区域，其设置于有源区域的周围，终端区域具有沿有源区域而设置的缺陷检测器件，缺陷检测器件由具有第1主电极和第2主电极的二极管构成，该第1主电极是在半导体层的第1主面之上沿有源区域而设置的，该第2主电极设置于半导体层的第2主面侧。
-
公开(公告)号：CN110473903A
公开(公告)日：2019-11-19
申请号：CN201910363080.X
申请日：2019-04-30
Applicant: 三菱电机株式会社
IPC: H01L29/06 , H01L29/78 , H01L29/423 , H01L21/336
Abstract: 提供可抑制向栅极沟槽施加高电场而导致的栅极绝缘膜的绝缘破坏的碳化硅半导体装置，该高电场由电场缓和区域的急剧的电压变动引起。漂移层(12)呈第1导电型，设置于碳化硅衬底(11)之上。阱区域(13)呈第2导电型，设置于漂移层(12)之上。源极区域(14)呈第1导电型，设置于阱区域(13)之上。在栅极沟槽(31)设置有包含底部和与底部相连的侧部的内表面，该底部位于比阱区域(13)深的位置。电场缓和区域(16)呈第2导电型，至少具有位于栅极沟槽(31)的底部的下方的部分。浪涌缓和区域(17)呈第1导电型，与栅极沟槽(31)的底部的至少一部分接触，通过电场缓和区域(16)而与漂移层(12)隔开。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.02 seconds)
