-
公开(公告)号：CN111128908B
公开(公告)日：2024-04-16
申请号：CN201911155674.8
申请日：2019-11-22
申请人： 中国电子科技集团公司第十三研究所
IPC分类号： H01L23/31 , H01L21/56 , H01L23/367 , H01L23/64
摘要： 本发明提供了一种三维堆叠电路结构及其制备方法，属于微电子封装领域，电路基板上设有第一过孔构件，封装底板上设有第二过孔构件，相邻电路基板之间设有第一焊球，第一过孔构件之间通过第一焊球导电连接，底层电路基板上的第一过孔构件与第二过孔构件导电连接；第一焊球呈预设阵列分布，配合电路基板接地层形成虚拟金属腔体。本发明提供的三维堆叠电路结构及其制备方法，信号路径短，有效降低上层电路基板的接地寄生效应；虚拟金属腔体使各个信号链路通道之间实现高隔离度抑制，在高集成度条件下实现高频信号传输和处理，可调整虚拟金属腔谐振频率，避免微波链路信号在虚拟金属腔体内发生谐振造成电路性能恶化。
-
公开(公告)号：CN112485517B
公开(公告)日：2022-11-22
申请号：CN202011040038.3
申请日：2020-09-28
申请人： 中国电子科技集团公司第十三研究所
IPC分类号： G01R23/02
摘要： 本发明适用于微波频率源及测试测量技术领域，提供了一种测量锁相频率源频率跳变时间的方法及终端设备，该方法包括：获取被测信号；根据被测信号的频率和信号稳定精度需求，确定计时时间段；分别测量每个计时时间段对应的实际频率，当测量的连续预设个数的实际频率均等于被测信号的频率时，则确定频率稳定时间为连续预设个数的实际频率中第一个实际频率对应的计时时间段；根据频率稳定时间和跳频触发信号开始时间，确定锁相频率源频率的跳变时间，从而可以得到准确的跳变时间，适用于批量情况下锁相源产品的跳频时间指标测量，可大幅度提高测试效率。
-
公开(公告)号：CN111128979B
公开(公告)日：2022-08-16
申请号：CN201911155626.9
申请日：2019-11-22
申请人： 中国电子科技集团公司第十三研究所
摘要： 本发明适用于芯片制备技术领域，提供了一种晶圆级的3D芯片制备方法，包括：提供两组以上的独立芯片，其中，每组独立芯片所包括的独立芯片数量为两个以上；提供临时载体晶圆和芯片底层晶圆；将所述两组以上的独立芯片贴装到所述临时载体晶圆上；在各独立芯片的焊盘上制备金属凸点；将所述芯片底层晶圆键合在所述金属凸点上；去除所述临时载体晶圆；根据独立芯片的分组对所述芯片底层晶圆进行分割划片，获得两个以上的3D芯片。本发明实现了晶圆级的芯片堆叠制备，并且能够实现批量化制备，提高了生产效率，降低了3D集成芯片的制备成本。
-
公开(公告)号：CN112687616B
公开(公告)日：2022-07-01
申请号：CN202011551749.7
申请日：2020-12-24
申请人： 中国电子科技集团公司第十三研究所
IPC分类号： H01L21/768 , H01L23/528
摘要： 本发明适用于微波组件技术领域，提供了一种射频管壳的制备方法及射频管壳，包括：在基板上溅射多层金属得到第一种子层，在第一种子层上第一区域和第二区域上电镀金分别制备金导体层；去除金导体层区域外的第一种子层，在第一区域与第二区域之间制备薄膜电阻，得到第一样品；对第一样品采用第一预设温度烘烤并空气退火，得到第二样品；在第二样品的表面溅射多层金属得到第二种子层，在第二种子层上电镀铜制备铜导体层；在第三区域中的第四区域上再次电镀铜，加高铜导体层；去除铜导体层区域外的第二种子层。本发明完成高精度金导体层制备，从而实现高密度布线，通过制备铜导体层叠加金导体层的叠加结构，防止电迁移，保证器件长期稳定性。
-
公开(公告)号：CN111669129A
公开(公告)日：2020-09-15
申请号：CN202010504537.7
申请日：2020-06-05
申请人： 中国电子科技集团公司第十三研究所
摘要： 本发明提供了一种放大器芯片，该放大器芯片包括：堆叠集成的第一芯片和多层PCB基板；所述第一芯片上印制有放大器电路，所述多层PCB基板的各个偶数层基板上印制有子滤波电路，各个偶数层基板上印制的子滤波电路串联构成滤波电路；所述放大器电路的输入端为所述放大器芯片的输入端，所述放大器电路的输出端连接所述滤波电路的输入端，所述滤波电路的输出端为所述放大器芯片的输出端。本发明提供的放大器芯片拥有更好的集成度，能够在集成层数较多时保持原有的集成效果。
-
公开(公告)号：CN110231096B
公开(公告)日：2020-09-01
申请号：CN201910500843.0
申请日：2019-06-11
申请人： 中国电子科技集团公司第十三研究所
摘要： 本发明适用于太赫兹安检、物质检测、遥感以及医疗诊断等技术领域，提供了一种辐射计前端结构和终端设备，该结构包括：金属盒体，上侧面开有一凹槽，所述凹槽内设置多个凸台，所述凸台用于定位芯片；两级低噪声放大器芯片以及检波器芯片，依次设置于对应的凸台上；石英探针，设置于所述金属盒体的凹槽内并且位于所述两级低噪声放大器芯片对应的凸台左侧，用于接收物体辐射的信号；视频放大器，设置于所述金属盒体的凹槽内并且位于所述检波器芯片对应的凸台右侧；相邻器件之间电气连接，从而可以显著减小各电路的体积，具有较高的集成度，可实现全自动装配，降低装配难度，可实现工程化和批产化。
-
公开(公告)号：CN111128979A
公开(公告)日：2020-05-08
申请号：CN201911155626.9
申请日：2019-11-22
申请人： 中国电子科技集团公司第十三研究所
摘要： 本发明适用于芯片制备技术领域，提供了一种晶圆级的3D芯片制备方法，包括：提供两组以上的独立芯片，其中，每组独立芯片所包括的独立芯片数量为两个以上；提供临时载体晶圆和芯片底层晶圆；将所述两组以上的独立芯片贴装到所述临时载体晶圆上；在各独立芯片的焊盘上制备金属凸点；将所述芯片底层晶圆键合在所述金属凸点上；去除所述临时载体晶圆；根据独立芯片的分组对所述芯片底层晶圆进行分割划片，获得两个以上的3D芯片。本发明实现了晶圆级的芯片堆叠制备，并且能够实现批量化制备，提高了生产效率，降低了3D集成芯片的制备成本。
-
公开(公告)号：CN111029304A
公开(公告)日：2020-04-17
申请号：CN201911155672.9
申请日：2019-11-22
申请人： 中国电子科技集团公司第十三研究所
摘要： 本发明提供了一种抗振三维堆叠电路结构及其制备方法，属于微电子封装领域，包括封装底板、密封罩设于封装底板上表面并与封装底板配合形成容纳腔的金属外壳、沿上下方向层叠设于容纳腔内的电路基板、设于电路基板上表面上的电路元件及设于相邻电路基板上的第一焊球，位于底层的电路基板与封装底板固定连接，相邻的电路基板之间还设有分别与相邻两个电路基板固接的缓冲胶层，缓冲胶层位于电路元件外侧。本发明提供的抗振三维堆叠电路结构及其制备方法，能有效提高堆叠电路结构的抗震动和抗机械冲击能力，避免焊球焊点开裂，同时避免了缓冲胶层使高频信号传输损耗增加进而导致信号传输性能恶化的问题。
-
公开(公告)号：CN109887886B
公开(公告)日：2024-07-23
申请号：CN201910284825.3
申请日：2019-04-10
申请人： 中国电子科技集团公司第十三研究所
IPC分类号： H01L23/055 , H01L23/66 , H01L21/60
摘要： 本发明提供了一种信号连接用三维垂直互联结构，属于芯片封装微波信号互联技术领域，包括盒体、上基板、下基板及至少一个用于信号连接的引线，盒体的正面设置有开口朝上并用于容纳上基板的上腔体，反面设置有开口朝下并用于容纳下基板的下腔体，上基板固定设置在上腔体的底面上，下基板固定设置在下腔体的顶面上；上腔体的底面与下腔体的顶面齐平或低于下腔体的顶面，上腔体和下腔体相互靠近的端部重叠形成交叉连通部，上腔体、交叉连通部和下腔体形成贯穿盒体正面和反面的竖向通道。本发明还提供了一种信号连接用三维垂直互联方法。本发明提供的信号连接用三维垂直互联结构及方法，三维垂直互联结构占地空间小、装配效率高，且价格低廉。
-
公开(公告)号：CN109936339B
公开(公告)日：2023-07-04
申请号：CN201910285268.7
申请日：2019-04-10
申请人： 中国电子科技集团公司第十三研究所
摘要： 本发明公开了一种线性限幅器，包括至少两个限幅模块和至少一个分隔模块，所述分隔模块的个数小于所述限幅模块的个数；第一个限幅模块的第一端为所述线性限幅器的输入端，最后一个限幅模块的第一端为所述线性限幅器的输出端；所有的限幅模块的第二端接地；每个分隔模块均设置在两个相邻的限幅模块之间，其中，所述分隔模块的第一端与相邻的一个限幅模块的第一端连接，所述分隔模块的第二端与相邻的另一个限幅模块的第一端连接。通过在两个限幅模块之间设置分隔模块，使两个限幅模块之间的电长度增长，使线性限幅器在电压增加时，输出的电压更接近目标电压，提高了线性限幅器的线性度。
-
-
-
-
-
-
-
-
-
搜索结果
88 条记录 (耗时 0.044 秒)
