三维堆叠电路结构及其制备方法

    公开(公告)号:CN111128908B

    公开(公告)日:2024-04-16

    申请号:CN201911155674.8

    申请日:2019-11-22

    Abstract: 本发明提供了一种三维堆叠电路结构及其制备方法,属于微电子封装领域,电路基板上设有第一过孔构件,封装底板上设有第二过孔构件,相邻电路基板之间设有第一焊球,第一过孔构件之间通过第一焊球导电连接,底层电路基板上的第一过孔构件与第二过孔构件导电连接;第一焊球呈预设阵列分布,配合电路基板接地层形成虚拟金属腔体。本发明提供的三维堆叠电路结构及其制备方法,信号路径短,有效降低上层电路基板的接地寄生效应;虚拟金属腔体使各个信号链路通道之间实现高隔离度抑制,在高集成度条件下实现高频信号传输和处理,可调整虚拟金属腔谐振频率,避免微波链路信号在虚拟金属腔体内发生谐振造成电路性能恶化。

    抗干扰电路封装结构及其制造方法

    公开(公告)号:CN110808241B

    公开(公告)日:2021-10-15

    申请号:CN201910983912.8

    申请日:2019-10-16

    Abstract: 本发明提供了一种抗干扰电路封装结构,属于数字电路设计领域,包括上基板,顶面设有顶层元器件,底面设有底层元器件;下基板设于上基板底部,中部留空;金属屏蔽盖罩设于顶层元器件上,且与上基板的顶面固接。该抗干扰电路封装结构对数字电路的空间屏蔽隔离和抗干扰具有非常显著的改善作用,且体积小,有利于电路封装结构的小型化设计和应用。本发明还提供一种抗干扰电路封装结构制造方法,包括步骤:制作上基板和下基板,下基板中部留空;使上基板和下基板固接并导电连接;分别安装顶层元器件和底层元器件;将金属屏蔽盖罩设于顶层元器件上,并固接于上基板顶面上。该制造方法操作过程简单,工艺兼容性强,有利于电路封装结构的制造成本。

    抗干扰电路封装结构及其制造方法

    公开(公告)号:CN110808241A

    公开(公告)日:2020-02-18

    申请号:CN201910983912.8

    申请日:2019-10-16

    Abstract: 本发明提供了一种抗干扰电路封装结构,属于数字电路设计领域,包括上基板,顶面设有顶层元器件,底面设有底层元器件;下基板设于上基板底部,中部留空;金属屏蔽盖罩设于顶层元器件上,且与上基板的顶面固接。该抗干扰电路封装结构对数字电路的空间屏蔽隔离和抗干扰具有非常显著的改善作用,且体积小,有利于电路封装结构的小型化设计和应用。本发明还提供一种抗干扰电路封装结构制造方法,包括步骤:制作上基板和下基板,下基板中部留空;使上基板和下基板固接并导电连接;分别安装顶层元器件和底层元器件;将金属屏蔽盖罩设于顶层元器件上,并固接于上基板顶面上。该制造方法操作过程简单,工艺兼容性强,有利于电路封装结构的制造成本。

Patent Agency Ranking