一种耐负压ESD防护电路
    1.
    发明公开

    公开(公告)号:CN117790498A

    公开(公告)日:2024-03-29

    申请号:CN202311434043.6

    申请日:2023-10-31

    IPC分类号: H01L27/02 H02H9/04

    摘要: 本发明提供了一种耐负压ESD防护电路,包括栅串联电阻和深N阱结构的NMOS管。在芯片正常工作时,由于NMOS管的栅极没有电位处于关断状态;当正向ESD事件发生时,电路通过寄生的NPN结构泄放ESD电流;当负向ESD事件发生时,电路同样通过寄生的NPN结构泄放ESD电流。当芯片端口接入负压时,由于NMOS管的P衬没有直接与地电位连接,因此芯片内部不会向端口倒灌电流。本发明电路可以有效泄放ESD电流实现对内部电路的保护,还可以防止管脚出现负压时从芯片地流向管脚的倒灌电流,满足端口耐负压的要求。