-
公开(公告)号：CN119270022A
公开(公告)日：2025-01-07
申请号：CN202411272060.9
申请日：2024-09-11
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: G01R31/28
Abstract: 本发明提出一种用于高速串行IO接口接收端的通用测试采样电路，包括第一低通滤波器、第二低通滤波器和第一RX测试采样电路、第二RX测试采样电路以及第一比较器、第二比较器和为两个RX测试采样电路和两个比较器提供参考电压及偏置电压的RX测试偏置电路，该通用测试采样电路可以分别对高速串行IO接口接收端的两个差分信号通路中的每一路进行测试采样，根据接收的信号，来判断PCB电路板、压焊点和IO内部是否存在短路、断路。本发明中提出的通用测试采样电路适用于高速度数据传输率串行接口(10G波特率以上)中的差分接收端，并且通过模式选择信号可分别工作在直流模式和交流模式两种情况下，既可以对直流信号采样又可以对交流信号采样。
-
公开(公告)号：CN112671374B
公开(公告)日：2024-04-02
申请号：CN202011549832.0
申请日：2020-12-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种单粒子加固7相时钟产生电路，包括：环形移位寄存器、复位检测器和门控缓冲器；环形移位寄存器，用于产生7相时钟信号；门控缓冲器，用于对7相时钟信号进行去毛刺处理后输出，以实现对多相时钟长布线的驱动；复位检测器，用于在出现单粒子效应时，抑制单粒子效应下环形移位寄存器产生的时钟信号异常。本发明通过带有置位、复位功能的触发器级联组成环形移位寄存器架构实现7相时钟输出，同时通过错误检测复位逻辑实现单粒子加固，避免环路受单粒子影响进入非正常循环状态；结构实现简单，附加抖动小，且扩展性强，可通过增加环路中级联触发器数量获得N相时钟输出。
-
公开(公告)号：CN116170005A
公开(公告)日：2023-05-26
申请号：CN202211236955.8
申请日：2022-10-10
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/003 , H03K19/0185
Abstract: 本发明一种适用MLVDS驱动器的冷备份和压摆率控制电路，该电路包括预驱动电路、冷备份电路和MLVDS输出驱动电路。预驱动电路输出端连接输出级电路，冷备份电路是输出级电路的一部分。预驱动电路用于产生8相等延迟开关信号，相邻两相开关信号的延迟差为TD，8相开关信号分别控制输出级电路中不同尺寸的MOS管是否导通；冷备份电路实现在电源浮空或接地条件下，输出端口耐正高压/负压漏电；MLVDS输出驱动电路用于提供足够大的驱动能力，同时在外部负载两端产生差分信号。
-
公开(公告)号：CN113872588A
公开(公告)日：2021-12-31
申请号：CN202111012408.7
申请日：2021-08-31
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/0185
Abstract: 本发明涉及一种适用LVDS接收级的冷备份和失效保护电路，该电路包括浮阱结构电路、Failsafe电路和上电偏置电路。浮阱结构电路在电源正常上电时，对N阱进行充电，N阱被充电至电源电压，保证Failsafe电路正常工作；在电源掉电或者浮空条件下，切断LVDS输入端与电源的寄生通道，实现冷备份功能；Failsafe电路在端口浮空条件下，将LVDS的P端拉升至电源电位，N端拉低至地端电位，保证输出为稳态高电平；上电偏置电路在电源上电时提供偏置电压，保证浮阱结构电路正常工作。本发明电路在满足失效保护功能的同时，在电源掉电或者浮空条件下，可以切断从端口到电源的通路，满足冷备份需求。
-
公开(公告)号：CN116248139A
公开(公告)日：2023-06-09
申请号：CN202310147908.4
申请日：2023-02-21
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H04B1/16
Abstract: 本发明涉及一种基于BiCMOS工艺的MLVDS接收器电路，包括共模变换电路、预放大电路、type1和type2控制电路、迟滞比较器电路和差分转单端电路。共模变换电路对宽共模范围的输入信号进行压缩处理；预放大电路识别并放大压缩后的差分信号；type1和type2控制电路控制MLVDS接收器的工作模式；迟滞比较器在对差模信号放大的同时引入了迟滞功能，实现对差模噪声的抑制，提供电路抗干扰能力；差分转单端电路完成差分信号到单端信号的转换。本发明提供的一种基于BiCMOS工艺的MLVDS接收器电路，该电路通过BiCMOS工艺实现，通过电阻分压网络可以实现宽共模范围的输入，同时实现type1和type2两种工作模式，满足MLVDS标准要求。
-
Patent Agency Ranking
公开(公告)号：CN114221297A
公开(公告)日：2022-03-22
申请号：CN202111435849.8
申请日：2021-11-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H02H5/04
Abstract: 本发明公开了一种使能控制的具有热滞回功能的过温保护电路，本发明电路包括启动电路、温度监测电路和输出级电路，采用使能信号控制电路的开启与关闭。启动电路用于使电路摆脱简并偏置点，温度监测电路监控芯片的温度，温度监测电路的输出与输出级电路连接，输出级电路输出过温控制信号，当芯片温度上升到过温开启阈值点时，过温控制信号发生跳变，控制芯片不再工作，从而使得芯片降温，同时，本发明电路还具有热滞回功能，当芯片温度下降到过温关断阈值点时，芯片重新正常工作，此外，本发明在温度监测电路中设计了电压反馈结构，防止过温控制信号跳变时发生热振荡现象，同时为电路产生了热滞回区间。
-
公开(公告)号：CN112671374A
公开(公告)日：2021-04-16
申请号：CN202011549832.0
申请日：2020-12-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种单粒子加固7相时钟产生电路，包括：环形移位寄存器、复位检测器和门控缓冲器；环形移位寄存器，用于产生7相时钟信号；门控缓冲器，用于对7相时钟信号进行去毛刺处理后输出，以实现对多相时钟长布线的驱动；复位检测器，用于在出现单粒子效应时，抑制单粒子效应下环形移位寄存器产生的时钟信号异常。本发明通过带有置位、复位功能的触发器级联组成环形移位寄存器架构实现7相时钟输出，同时通过错误检测复位逻辑实现单粒子加固，避免环路受单粒子影响进入非正常循环状态；结构实现简单，附加抖动小，且扩展性强，可通过增加环路中级联触发器数量获得N相时钟输出。
-
公开(公告)号：CN119232139A
公开(公告)日：2024-12-31
申请号：CN202411286053.4
申请日：2024-09-13
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: H03K19/0185 , H03M9/00
Abstract: 本发明公开了一种适用高速SerDes的混合模驱动器电路，包括NMOS管N1、NMOS管N2、PMOS管P1、PMOS管P2，用于传输经过并串转换后输入驱动器模块的差分主数据信号，以及根据预加重使能信号给出的值，对主数据进行预加重。还包括PMOS管P4、PMOS管P5和偏置电流源I1，用于对输出差分信号实现摆幅可调。本发明采用的混合模驱动器电路具有功耗低和均衡能力强且输出摆幅大的优点，实现驱动主数据并进行预加重，以及对输出摆幅进行调节，符合设计需求，可以用于串行通信领域中高速接口驱动器电路的设计。
-
公开(公告)号：CN113872588B
公开(公告)日：2024-05-28
申请号：CN202111012408.7
申请日：2021-08-31
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/0185
Abstract: 本发明涉及一种适用LVDS接收级的冷备份和失效保护电路，该电路包括浮阱结构电路、Failsafe电路和上电偏置电路。浮阱结构电路在电源正常上电时，对N阱进行充电，N阱被充电至电源电压，保证Failsafe电路正常工作；在电源掉电或者浮空条件下，切断LVDS输入端与电源的寄生通道，实现冷备份功能；Failsafe电路在端口浮空条件下，将LVDS的P端拉升至电源电位，N端拉低至地端电位，保证输出为稳态高电平；上电偏置电路在电源上电时提供偏置电压，保证浮阱结构电路正常工作。本发明电路在满足失效保护功能的同时，在电源掉电或者浮空条件下，可以切断从端口到电源的通路，满足冷备份需求。
-
公开(公告)号：CN117790498A
公开(公告)日：2024-03-29
申请号：CN202311434043.6
申请日：2023-10-31
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明提供了一种耐负压ESD防护电路，包括栅串联电阻和深N阱结构的NMOS管。在芯片正常工作时，由于NMOS管的栅极没有电位处于关断状态；当正向ESD事件发生时，电路通过寄生的NPN结构泄放ESD电流；当负向ESD事件发生时，电路同样通过寄生的NPN结构泄放ESD电流。当芯片端口接入负压时，由于NMOS管的P衬没有直接与地电位连接，因此芯片内部不会向端口倒灌电流。本发明电路可以有效泄放ESD电流实现对内部电路的保护，还可以防止管脚出现负压时从芯片地流向管脚的倒灌电流，满足端口耐负压的要求。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.082 seconds)
