-
公开(公告)号：CN118841054A
公开(公告)日：2024-10-25
申请号：CN202410860336.9
申请日：2024-06-28
申请人： 北京微电子技术研究所 , 北京时代民芯科技有限公司
摘要： 本发明公开了一种分阶段的大容量栅氧反熔丝存储器编程方法，将编程过程划分成全数据初始编程、回读定向编程和全数据加强编程三个主要阶段：全数据初始编程阶段顺序对所有地址只进行一次编程，不关注数据写入是否成功；回读定向编程阶段对所有地址逐个进行回读判断编程结果，只对数据未编程成功的地址和存储单元进行定向编程；加强编程阶段再次顺序对所有地址再进行一次编程，以进一步提升反熔丝单元的击穿一致性。本方法可有效避免栅氧反熔丝阵列编程时的热量累积，减少高压通路损伤，从而大幅提高编程成功率，降低反熔丝单元击穿电阻的离散性，提升反熔丝存储器的长期可靠性。
-
公开(公告)号：CN112599166B
公开(公告)日：2023-08-29
申请号：CN202011519716.4
申请日：2020-12-21
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G11C11/417 , G11C11/418 , G11C7/22
摘要： 本发明公开了一种用于高速SRAM的高可靠可编程复制位线时钟控制系统，包括：时钟控制电路，用于根据外部读字线控制信号RWL产生字线选通信号SWL，根据复制位线电位RBL产生灵敏放大器使能信号SAE；可编程复制位线，用于根据字线选通信号SWL对可编程复制位线中的预充管和放电单元进行协同控制，并输出实时的复制位线电位RBL；存储单元阵列，用于根据灵敏放大器使能信号SAE，进行读操作。本发明克服了常规复制位线控制电路的问题，消除了在特殊读字线输入条件下引发的不必要功耗损失和读控制时序异常，大幅提高了可编程复制位线结构的操作可靠性，降低了各工作条件下的功耗开销。
-
公开(公告)号：CN116248139A
公开(公告)日：2023-06-09
申请号：CN202310147908.4
申请日：2023-02-21
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H04B1/16
摘要： 本发明涉及一种基于BiCMOS工艺的MLVDS接收器电路，包括共模变换电路、预放大电路、type1和type2控制电路、迟滞比较器电路和差分转单端电路。共模变换电路对宽共模范围的输入信号进行压缩处理；预放大电路识别并放大压缩后的差分信号；type1和type2控制电路控制MLVDS接收器的工作模式；迟滞比较器在对差模信号放大的同时引入了迟滞功能，实现对差模噪声的抑制，提供电路抗干扰能力；差分转单端电路完成差分信号到单端信号的转换。本发明提供的一种基于BiCMOS工艺的MLVDS接收器电路，该电路通过BiCMOS工艺实现，通过电阻分压网络可以实现宽共模范围的输入，同时实现type1和type2两种工作模式，满足MLVDS标准要求。
-
公开(公告)号：CN109714040B
公开(公告)日：2023-04-18
申请号：CN201811573572.3
申请日：2018-12-21
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H03K19/003
摘要： 本发明公开了一种带反馈控制的CMOS输出驱动电路，包括CMOS驱动电路、反馈控制电路；反馈电路包含一个用于器件保护的处于常导通的MOS管、一个控制反馈回路开启或者关断的MOS管、一个辅助驱动MOS管、一个由电阻与辅助驱动MOS管栅电容构成的RC冲(放)电电路；本发明用于CMOS器件输出驱动电路中，其特点是通过反馈回路控制器件输出信号的斜率，在减小输出信号斜率的同时尽可能保证器件的传输延迟不受影响。
-
公开(公告)号：CN114221297A
公开(公告)日：2022-03-22
申请号：CN202111435849.8
申请日：2021-11-29
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H02H5/04
摘要： 本发明公开了一种使能控制的具有热滞回功能的过温保护电路，本发明电路包括启动电路、温度监测电路和输出级电路，采用使能信号控制电路的开启与关闭。启动电路用于使电路摆脱简并偏置点，温度监测电路监控芯片的温度，温度监测电路的输出与输出级电路连接，输出级电路输出过温控制信号，当芯片温度上升到过温开启阈值点时，过温控制信号发生跳变，控制芯片不再工作，从而使得芯片降温，同时，本发明电路还具有热滞回功能，当芯片温度下降到过温关断阈值点时，芯片重新正常工作，此外，本发明在温度监测电路中设计了电压反馈结构，防止过温控制信号跳变时发生热振荡现象，同时为电路产生了热滞回区间。
-
公开(公告)号：CN114187935A
公开(公告)日：2022-03-15
申请号：CN202111406637.7
申请日：2021-11-24
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 本发明公开了一种FLASH存储器灵敏放大电路，包含主灵敏放大电路、预充电电路、锁存电路和存储单元。本发明通过对灵敏放大器的锁存结构进行优化，提高了灵敏放大电路在读取锁存时的电压稳定性，在不影响读取速度和功耗的前提下降低了对前一级输出电压差的要求，从而提高了FLASH存储电路的读写准确性。
-
公开(公告)号：CN113128156A
公开(公告)日：2021-07-16
申请号：CN202110432103.5
申请日：2021-04-21
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G06F30/367
摘要： 本发明公开了一种QDR SRAM应用验证系统，包括PC机、QDRSRAM应用验证板和程控电源，该系统实现了对被测QDR SRAM电路各种功能的全面验证。本发明同时公开了一种基于该系统的验证方法，该方法首先确定上电顺序，然后进行读写功能应用验证、JTAG功能应用验证和I/O电流特性应用验证。本发明验证功能全面、通用性强，对QDR SRAM的应用验证具有重要意义。
-
公开(公告)号：CN112671374A
公开(公告)日：2021-04-16
申请号：CN202011549832.0
申请日：2020-12-24
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 本发明公开了一种单粒子加固7相时钟产生电路，包括：环形移位寄存器、复位检测器和门控缓冲器；环形移位寄存器，用于产生7相时钟信号；门控缓冲器，用于对7相时钟信号进行去毛刺处理后输出，以实现对多相时钟长布线的驱动；复位检测器，用于在出现单粒子效应时，抑制单粒子效应下环形移位寄存器产生的时钟信号异常。本发明通过带有置位、复位功能的触发器级联组成环形移位寄存器架构实现7相时钟输出，同时通过错误检测复位逻辑实现单粒子加固，避免环路受单粒子影响进入非正常循环状态；结构实现简单，附加抖动小，且扩展性强，可通过增加环路中级联触发器数量获得N相时钟输出。
-
公开(公告)号：CN110676252A
公开(公告)日：2020-01-10
申请号：CN201910865159.2
申请日：2019-09-12
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H01L27/02 , H01L27/092
摘要： 本发明涉及一种抗瞬时辐射加固的集成电路版图结构，包括P阱，N阱，NMOS器件，PMOS器件，第一P阱接触，第二P阱接触，第一N阱接触，第二N阱接触；其中，NMOS器件、第一P阱接触和第二P阱接触位于P阱中，PMOS器件、第一N阱接触和第二N阱接触位于N阱中；第一P阱接触在NMOS器件源端一侧，第二P阱接触在NMOS器件漏端一侧，第一P阱接触和第二P阱接触的面积之和不小于所在P阱面积的15％，第一N阱接触在PMOS器件源端一侧，第二N阱接触在PMOS器件漏端一侧，第一N阱接触和第二N阱接触的面积之和不小于所在N阱面积的15％；上述面积是指所述区域的平面版图面积。
-
公开(公告)号：CN104992723A
公开(公告)日：2015-10-21
申请号：CN201510320613.8
申请日：2015-06-11
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G11C11/413
摘要： 本发明提供一种高可靠SRAM编译器控制电路，包括存储阵列、控制电路、灵敏放大器，该SRAM编译器控制电路结构相对固定，其组成在不同容量、位宽等条件下可以重用，在这些可复用单元的基础上，通过一定的拼接得到不同配置的SRAM电路，这就是SRAM的编译，在拼接基本单元时，SRAM的可靠性会随着SRAM容量的增大而下降，主要是因为随着容量的变大，SRAM在读操作时，经过相同的放电时间，被读取单元的两条位线之间的电压差不断缩小，本发明能够消除不同配置对于SRAM读出时位线之间电压差的影响，实现高可靠性。
-
-
-
-
-
-
-
-
-
搜索结果
63 条记录 (耗时 0.105 秒)
