-
公开(公告)号：CN101789784B
公开(公告)日：2012-05-30
申请号：CN200910242496.2
申请日：2009-12-15
摘要： 本发明涉及用于延时锁定环的可配置鉴相器，包括配置SRAM、整体复位模块、超前滞后信号产生模块和细调范围鉴别信号产生模块，通过改变内嵌配置SRAM中的数据，针对不同的应用要求设置不同的鉴相精度，实现了细调、粗调的可控制性，同时由于内嵌配置SRAM控制不同的细调启动时刻，使用过程中无需对硬件结构做改变，只需根据要求改变SRAM中的码流，即可调整环路锁定时间，此外超前滞后信号产生单元由两个D触发器及三个RS触发器组成，采样两个输入时钟沿信号并输出二者是超前还是滞后，细调信号产生单元由一个与非门和两个脉冲产生电路组成，用于判断两个时钟相位差是否达到所设定的细调范围，通过控制产生脉冲的宽度，控制细调启动时间。
-
公开(公告)号：CN101937917B
公开(公告)日：2012-02-22
申请号：CN201010268550.3
申请日：2010-08-31
IPC分类号： H01L27/02
摘要： 一种集成电路中静电放电防护结构，包括第一类静电放电防护器件和第二类静电放电防护器件，第一类静电放电防护器件为二极管，第二类静电放电防护器件为带齐纳二极管的分段双级晶体管，带齐纳二极管的分段双级晶体管由分段双级晶体管、发射极串联电阻、集电极串联电阻、基极电阻的和齐纳二极管组成。集成电路的静电放电防护结构对输入缓冲器、输出缓冲器、电源轨线、地轨线提供了静电放电保护，其中的静电放电防护器件在版图中使用了分段双极晶体管结构，使用虚设多晶硅栅结构在各段双极晶体管中构成了一个低触发电压的齐纳二极管和发射极、集电极的串联电阻。本发明有效的提高了集成电路的静电放电防护能力，降低了静电放电防护电路的触发电压，提高了静电放电防护器件的均匀导通性，且有效的节省了静电放电防护器件的版图面积。
-
公开(公告)号：CN101937917A
公开(公告)日：2011-01-05
申请号：CN201010268550.3
申请日：2010-08-31
IPC分类号： H01L27/02
摘要： 一种集成电路中静电放电防护结构，包括第一类静电放电防护器件和第二类静电放电防护器件，第一类静电放电防护器件为二极管，第二类静电放电防护器件为带齐纳二极管的分段双级晶体管，带齐纳二极管的分段双级晶体管由分段双级晶体管、发射极串联电阻、集电极串联电阻、基极电阻的和齐纳二极管组成。集成电路的静电放电防护结构对输入缓冲器、输出缓冲器、电源轨线、地轨线提供了静电放电保护，其中的静电放电防护器件在版图中使用了分段双极晶体管结构，使用虚设多晶硅栅结构在各段双极晶体管中构成了一个低触发电压的齐纳二极管和发射极、集电极的串联电阻。本发明有效的提高了集成电路的静电放电防护能力，降低了静电放电防护电路的触发电压，提高了静电放电防护器件的均匀导通性，且有效的节省了静电放电防护器件的版图面积。
-
公开(公告)号：CN105304625A
公开(公告)日：2016-02-03
申请号：CN201510725370.6
申请日：2015-10-30
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H01L27/02
摘要： 一种宇航用SRAM型FPGA双阵列孔静电放电防护版图结构。本发明针对超深亚微米尤其是宇航用SRAM型FPGA的IO接口电路的静电放电防护，提出一种双阵列孔静电放电防护版图结构，由两个MOS型晶体管构成标准单元，该结构在晶体管的漏区使用双阵列孔，解决了当IO接口电路满足设计性能时，传统的标准静电放电防护结构因电流通行能力无法满足晶体管设计要求的问题，实现了静电放电防护与IO接口电路之间的合理匹配，增加了静电放电防护能力，同时减少了静电放电防护器件所占用的版图面积。
-
公开(公告)号：CN118585485A
公开(公告)日：2024-09-03
申请号：CN202410613965.1
申请日：2024-05-17
申请人： 北京微电子技术研究所 , 北京时代民芯科技有限公司
摘要： 本发明提供了一种基于系统级封装的配置一体化FPGA电路，由可编程逻辑单元与配置存储器单元组成。采用系统级封装技术，将配置存储器单元与可编程逻辑单元的芯片集成在一片封装基板上，实现可编程逻辑单元的上电自配置功能，无需外置配置存储器。本发明所属的配置一体化FPGA电路，具有集成度高、体积小、使用便捷、通用性强等优点，满足当前武器装备的集成化、小型化要求。
-
公开(公告)号：CN101789784A
公开(公告)日：2010-07-28
申请号：CN200910242496.2
申请日：2009-12-15
申请人： 北京时代民芯科技有限公司 , 中国航天时代电子公司第七七二研究所
IPC分类号： H03L7/08
摘要： 本发明涉及用于延时锁定环的可配置鉴相器，包括配置SRAM、整体复位模块、超前滞后信号产生模块和细调范围鉴别信号产生模块，通过改变内嵌配置SRAM中的数据，针对不同的应用要求设置不同的鉴相精度，实现了细调、粗调的可控制性，同时由于内嵌配置SRAM控制不同的细调启动时刻，使用过程中无需对硬件结构做改变，只需根据要求改变SRAM中的码流，即可调整环路锁定时间，此外超前滞后信号产生单元由两个D触发器及三个RS触发器组成，采样两个输入时钟沿信号并输出二者是超前还是滞后，细调信号产生单元由一个与非门和两个脉冲产生电路组成，用于判断两个时钟相位差是否达到所设定的细调范围，通过控制产生脉冲的宽度，控制细调启动时间。
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.057 秒)
