室温下具有垂直磁各向异性的异质结结构及其应用

    公开(公告)号:CN113921695A

    公开(公告)日:2022-01-11

    申请号:CN202111002843.1

    申请日:2021-08-30

    摘要: 本发明提供了一种室温下具有垂直磁各向异性的异质结结构及其应用。该异质结结构包括范德华拓扑材料层以及二维磁性材料层,其中,范德华拓扑材料层的厚度为5‑20nm,二维磁性材料层的厚度为1‑10nm。本发明还提供了包含上述异质结结构的室温全范德华自旋轨道矩磁存储器、基于拓扑绝缘体的室温全范德华磁电阻器件以及实现同或逻辑运算的装置,实现位计数运算的装置、实现矩阵向量乘法运算的装置以及相应的方法。本发明的技术方案实现了室温下垂直磁各向异性的异质结构以及自旋电子原型器件的构建,制备出的异质结结构以及自旋原型器件简单,制备方法操作简便。

    自旋随机存储器及方法
    5.
    发明公开

    公开(公告)号:CN110675901A

    公开(公告)日:2020-01-10

    申请号:CN201910850886.1

    申请日:2019-09-10

    IPC分类号: G11C11/16 G11C7/04

    摘要: 本申请提供的自旋随机存储器及方法,通过在每个存储分区中设置第二磁性隧道结,第二磁性隧道结通过电流控制保持反平行态,进而可以检测每个存储分区的温度,然后传输给控制电路,从而控制电路基于接收的温度输出读写控制信号,控制读写的电压,即当温度过高时,降低写电压、增大读电压;反之亦然,进而解决了自旋随机存储器的在低温区的写操作失败以及高温区的读错误问题,加大自旋随机存储器的可靠性工作范围,提高自旋随机存储器的使用寿命。

    一种具有非易失性的频率可调微波器件

    公开(公告)号:CN107910440A

    公开(公告)日:2018-04-13

    申请号:CN201711156793.6

    申请日:2017-11-20

    IPC分类号: H01L45/00 H01L43/02 H01L43/08

    摘要: 本发明涉及一种具有非易失性的频率可调微波器件,其核心单元从下到上可以是由底端电极,反铁磁金属混合层,第一铁磁金属,氧化物,第二铁磁金属,第一金属,阻变材料,第二金属及顶端电极共九层构成;还包含一系列电子元器件:T型偏置器、脉冲发生器、直流电压、低噪声功率放大器;该微波振荡器件通过Voff和V1、V2、V3……等一系列电压脉冲用于开关输出信号以及对微波输出频率进行调节。本发明既可以输出不同频率的微波信号,又可以存储频率信息,具有非易失性。本发明可以将存储于阻变存储单元中的信息通过STNO以微波的形式进行传输。可用于数据的存储及传送。

    一种非易失存储的存储控制器及控制方法

    公开(公告)号:CN114415937B

    公开(公告)日:2024-06-21

    申请号:CN202111480613.6

    申请日:2021-12-06

    IPC分类号: G06F3/06

    摘要: 本发明公开了一种非易失存储的存储控制器及控制方法,针对应用场景及外界环境恶劣等场景通过应用非易失MRAM存储改善系统的可靠性、能效性和干抗扰性。微存储控制器的内部具有存储,主要存储当前小容量MRAM的空闲存储余量的地址信息和已存储容量的标记信息。当CPU通过控制线、地址线和数据线与微存储控制器交互读/写命令。微存储控制器再根据内部存储信息唤醒需要读/写的MRAM存储。当需要读取信息时将从MRAM中读取的数据进行重组传输给CPU。当需要写入信息时将数据分组写在不同的MRAM存储块内完成信息写入工作。该方式可以解决小容量非易失存储MRAM使用的管理问题。同时提升系统的可靠性、能效性和抗干扰性的问题。

    一种不规则控制器的控制方法及装置

    公开(公告)号:CN114442924B

    公开(公告)日:2024-03-15

    申请号:CN202111478123.2

    申请日:2021-12-06

    IPC分类号: G06F3/06 G11C11/16

    摘要: 本发明公开了一种不规则控制器的控制方法及装置,通过应用不规则控制器在MRAM存储器中,增强MRAM存储的可靠性,采用不规则控制器可以优化外界对MRAM存储控制器的破坏带来的影响;采用主控制器和辅控制器共同监测和管理同一MRAM存储块,在恶劣环境中使用MRAM存储可以提升存储的可靠性;增加MRAM存储的主控制器和辅控制器之间的交互信号,当主控制器执行任务正常时会发送信号给辅控制器,辅控制器根据主控制器的反馈信号来判断是否需要辅助主控制器的工作;通过逻辑判断方式,若辅控制器超过三次没有接收到来自主控制器的信号,辅控制器将作为该MRAM存储块的主控制器完成接下来的工作。

    一种存储阵列、存储器、制备方法及写入方法

    公开(公告)号:CN112863566B

    公开(公告)日:2023-06-13

    申请号:CN202110123708.6

    申请日:2021-01-29

    IPC分类号: G11C11/16

    摘要: 本发明提供一种存储阵列、存储器、制备方法及写入方法,一些实施方式涉及包括磁阻式随机存取存储器存储阵列及其制造方法,所述存储阵列包括:多个阵列排布的存储单元和导体层;每个存储单元包括:写入晶体管,其第一端与顶电极接线耦接;MTJ磁隧道结,其靠近参考层的一端与所述写入晶体管的第二端耦接;所述导体层的一侧表面与所有所述MTJ磁隧道结靠近自由层的一端端面耦接,本发明同时将STT和SOT效应应用于磁隧道结翻转,相对于STT‑MRAM,该磁存储器提高了写入速度和器件可靠性,相对于SOT‑MRAM的模型,本发明的磁存储器降低了电路静态功耗,减少了晶体管的数量,提高了器件存储密度。