-
公开(公告)号：CN115863305A
公开(公告)日：2023-03-28
申请号：CN202210900710.4
申请日：2022-07-28
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L23/522 , H01L23/528 , H10B12/00
摘要： 根据本发明的半导体器件结构包括金属‑绝缘体‑金属(MIM)堆叠件，该MIM堆叠件包括与多个绝缘体层交错的多个导体板层。MIM堆叠件包括第一区域和第二区域，并且第一区域和第二区域在第三区域中重叠。MIM堆叠件还包括：第一通孔，穿过第一区域并且电耦接至多个导体板层的第一子集；第二通孔，穿过第二区域并且电耦接至多个导体板层的第二子集；以及接地通孔，穿过第三区域并且电耦接至多个导体板层的第三子集。多个导体板层的第三子集的至少一个与多个导体板层的第一子集的至少一个和多个导体板层的第二子集的至少一个垂直地重叠。
-
公开(公告)号：CN115084373A
公开(公告)日：2022-09-20
申请号：CN202210438921.0
申请日：2022-04-22
申请人： 台湾积体电路制造股份有限公司
摘要： 一种半导体装置，包含第一、第二MIM结构，第一MIM结构包含彼此堆叠的第一底部导体板、第一介电层的第一部分第一中间导体板第二介电层的第一部分以及第一顶部导体板，第二MIM结构包含彼此堆叠的第二底部导体板、第一介电层的第二部分、第二中间导体板、第二介电层的第二部分以及第二顶部导体板，在第二介电层的第二部分上；其中第一底部导体板比第一中间导体板更宽且比第一顶部导体板更宽，而第二底部导体板比第二中间导体板更窄且比第二顶部导体板更窄。
-
公开(公告)号：CN110783320A
公开(公告)日：2020-02-11
申请号：CN201910481900.5
申请日：2019-06-04
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L23/64
摘要： 一种金属-绝缘体-金属电容器结构包含半导体基板和位于半导体基板上方的底部导电层，底部导电层相对于半导体基板的顶表面具有倾斜侧壁。金属-绝缘体-金属电容器结构还包括位于底部导电层上方的顶部导电层，顶部导电层相对于半导体基板的顶表面具有垂直侧壁。金属-绝缘体-金属电容器结构还包括介于底部导电层和顶部导电层之间的绝缘层，绝缘层覆盖底部导电层的倾斜侧壁。
-
公开(公告)号：CN109727869A
公开(公告)日：2019-05-07
申请号：CN201810272560.0
申请日：2018-03-29
申请人： 台湾积体电路制造股份有限公司
发明人： 沈香谷 , 鄞金木 , 萧琮介 , 庄家霖 , 游力蓁 , 陈殿豪 , 王士玮 , 余德伟 , 陈建豪 , 卢柏全 , 李志鸿 , 徐志安 , 洪敏修 , 黄鸿仪 , 周俊诚 , 庄英良 , 黄彦钧 , 彭治棠 , 赵晟博 , 陈燕铭
IPC分类号： H01L21/336 , H01L21/28 , H01L29/417
摘要： 根据本公开一些实施例，提供半导体装置结构的制造方法。上述方法包含形成鳍结构于基底上。上述方法亦包含形成栅极结构于鳍结构上。上述方法还包含形成鳍间隙物于鳍结构的侧壁上，及形成栅极间隙物于栅极结构的侧壁上。此外，上述方法包含形成源/漏极结构于鳍结构上，及沉积虚置材料层以覆盖源/漏极结构。上述方法亦包含移除虚置材料层以露出源/漏极结构及鳍间隙物。上述方法还包含形成硅化物层于源/漏极结构及鳍间隙物上，且形成接触物于硅化物层上。虚置材料层包含锗、非晶硅或旋涂碳。
-
公开(公告)号：CN106711042A
公开(公告)日：2017-05-24
申请号：CN201610729204.8
申请日：2016-08-26
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/336 , H01L21/768
摘要： 形成半导体器件的方法提供了前体，该前体包括具有第一区域和第二区域的衬底，其中，第一区域包括绝缘体并且第二区域包括晶体管的源极、漏极和沟道区域。该前体还包括位于绝缘体上方的栅极堆叠件以及位于沟道区域上方的栅极堆叠件。该前体还包括位于栅极堆叠件上方的第一介电层。该方法还包括使第一介电层部分地凹进；在凹进的第一介电层上方形成第二介电层；并且在第二介电层上方形成接触蚀刻停止(CES)层。在实施例中，该方法还包括在栅极堆叠件上方形成栅极导通孔，在S/D区域上方形成源极和漏极(S/D)导通孔，并且在栅极导通孔和S/D导通孔中形成通孔。本发明的实施例还涉及用于半导体中段制程(MEOL)工艺的方法和结构。
-
公开(公告)号：CN112582398B
公开(公告)日：2024-07-26
申请号：CN202011053048.0
申请日：2020-09-29
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/06 , H01L23/00 , H01L21/822
摘要： 方法和半导体器件包括具有一个或多个半导体器件的衬底。在一些实施例中，器件还包括设置在一个或多个半导体器件上方的第一钝化层。器件可以进一步包括形成在第一钝化层上方的金属‑绝缘体‑金属(MIM)电容器结构。此外，器件可以进一步包括设置在MIM电容器结构上方的第二钝化层。在各个实例中，应力减小部件嵌入在第二钝化层内。在一些实施例中，应力减小部件包括第一含氮层、设置在第一含氮层上方的含氧层和设置在含氧层上方的第二含氮层。本申请还涉及半导体器件及其形成方法。
-
公开(公告)号：CN114975780A
公开(公告)日：2022-08-30
申请号：CN202210285654.8
申请日：2022-03-22
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L49/02 , H01L27/108 , H01L21/8242
摘要： 一种半导体装置，包括金属绝缘体金属(MIM)电容器。MIM电容器包括：多个电极，多个电极包括一或多个第一电极以及一或多个第二电极；以及一或多个绝缘层，设置于相邻的多个电极之间。MIM电容器设置于层间介电(ILD)层中，且ILD层设置于基板上方。一或多个第一电极连接至第一通孔电极的侧壁，其中第一通孔电极设置于ILD层中，而一或多个第二电极连接至第二通孔电极的侧壁，其中第二通孔电极设置于ILD层中。在一或多个上述或下列实施例中，一或多个绝缘层包括高k值介电材料。
-
公开(公告)号：CN114664880A
公开(公告)日：2022-06-24
申请号：CN202210208773.3
申请日：2022-03-03
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/22
摘要： 在本发明实施例中，一种半导体器件包括半导体衬底、栅极结构、源极区、漏极区、内连线结构、存储单元及导通孔。半导体衬底具有第一侧及与第一侧相对的第二侧。栅极结构设置在半导体衬底的第一侧之上。源极区及漏极区在半导体衬底中设置在栅极结构旁边。内连线结构设置在半导体衬底的第一侧之上且电连接到源极区。存储单元设置在半导体衬底的第二侧之上且电连接到漏极区。导通孔在半导体衬底中设置在漏极区与存储单元之间且将漏极区与存储单元电连接。
-
公开(公告)号：CN112687643A
公开(公告)日：2021-04-20
申请号：CN202011006720.0
申请日：2020-09-23
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L23/48 , H01L23/485 , H01L21/60
摘要： 本发明实施例提供半导体装置及其形成方法。在一实施例中，一种半导体装置包括重分配层，重分配层包括第一导电部件及第二导电部件；第一接触部件设置在第一导电部件之上，并电性耦合至第一导电部件；第二接触部件设置在第二导电部件之上，并电性耦合至第二导电部件；以及保护部件，保护部件从第一导电部件与第二导电部件之间延伸至第一接触部件与第二接触部件之间。保护部件包括介电部件以及介电层。介电层设置在介电部件的平坦顶表面上，且介电部件的组成不同于介电层的组成。
-
公开(公告)号：CN106711042B
公开(公告)日：2019-09-06
申请号：CN201610729204.8
申请日：2016-08-26
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/336 , H01L21/768
摘要： 形成半导体器件的方法提供了前体，该前体包括具有第一区域和第二区域的衬底，其中，第一区域包括绝缘体并且第二区域包括晶体管的源极、漏极和沟道区域。该前体还包括位于绝缘体上方的栅极堆叠件以及位于沟道区域上方的栅极堆叠件。该前体还包括位于栅极堆叠件上方的第一介电层。该方法还包括使第一介电层部分地凹进；在凹进的第一介电层上方形成第二介电层；并且在第二介电层上方形成接触蚀刻停止(CES)层。在实施例中，该方法还包括在栅极堆叠件上方形成栅极导通孔，在S/D区域上方形成源极和漏极(S/D)导通孔，并且在栅极导通孔和S/D导通孔中形成通孔。本发明的实施例还涉及用于半导体中段制程(MEOL)工艺的方法和结构。
-
-
-
-
-
-
-
-
-
搜索结果
44 条记录 (耗时 0.064 秒)
