公开(公告)号：CN120089658A

公开(公告)日：2025-06-03

申请号：CN202510133701.0

申请日：2025-02-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘子霆 ,  沈香谷 ,  谢怡姗 ,  周家玥 ,  吴颖茹 ,  黄镇球 ,  陈殿豪

IPC: H01L23/522 ,  H10N97/00 ,  H01L21/768

Abstract: 本公开的实施例提供了一种半导体结构，其包括其上形成有器件的衬底和将器件电耦合成集成电路的互连结构；钝化结构，形成在互连结构上；以及嵌入钝化结构中的电容器，其中电容器包括插入第一沟槽中的第一金属‑绝缘体‑金属(MIM)堆叠件和形成为第一柱结构的第二MIM堆叠件。本公开的实施例还提供了一种形成半导体结构的方法。

公开(公告)号：CN119400758A

公开(公告)日：2025-02-07

申请号：CN202411410722.4

申请日：2024-10-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张文苓 ,  涂文琼 ,  黄镇球 ,  薛琇文 ,  沈香谷 ,  陈殿豪 ,  黄柏翔 ,  胡柯荣 ,  林政男

IPC: H01L23/31 ,  H01L23/29 ,  H01L25/065 ,  H01L25/18 ,  H10B80/00 ,  H01L21/56 ,  H01L21/50

Abstract: 本公开提供了一种集成电路(IC)结构，其包括：衬底，具有电路区和芯片角部区；IC器件，形成在电路区内的衬底上；钝化层，形成在IC器件上方；以及聚酰亚胺层，形成在钝化层上方，其中，钝化层和聚酰亚胺层包括形成在芯片角部区中的应力释放图案。本公开的实施例还提供了制造集成电路结构的方法。

公开(公告)号：CN118692915A

公开(公告)日：2024-09-24

申请号：CN202410709364.0

申请日：2024-06-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨芷欣 ,  王茂南 ,  陈殿豪

IPC: H01L21/336 ,  H01L29/78

Abstract: 一种形成半导体结构的方法包括在衬底的第一区域上方形成第一纳米结构；在衬底的第二区域上方形成第二纳米结构；在第一纳米结构周围形成第一栅极结构；用隔离区域替换第二纳米结构；以及形成延伸穿过隔离区域并延伸到衬底中的贯通孔。本公开的实施例还涉及半导体结构。

公开(公告)号：CN115863305A

公开(公告)日：2023-03-28

申请号：CN202210900710.4

申请日：2022-07-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 涂文琼 ,  沈香谷 ,  萧远洋 ,  萧琮介 ,  黄镇球 ,  陈殿豪

IPC: H01L23/522 ,  H01L23/528 ,  H10B12/00

Abstract: 根据本发明的半导体器件结构包括金属‑绝缘体‑金属(MIM)堆叠件，该MIM堆叠件包括与多个绝缘体层交错的多个导体板层。MIM堆叠件包括第一区域和第二区域，并且第一区域和第二区域在第三区域中重叠。MIM堆叠件还包括：第一通孔，穿过第一区域并且电耦接至多个导体板层的第一子集；第二通孔，穿过第二区域并且电耦接至多个导体板层的第二子集；以及接地通孔，穿过第三区域并且电耦接至多个导体板层的第三子集。多个导体板层的第三子集的至少一个与多个导体板层的第一子集的至少一个和多个导体板层的第二子集的至少一个垂直地重叠。

公开(公告)号：CN115763365A

公开(公告)日：2023-03-07

申请号：CN202210557085.8

申请日：2022-05-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘国安 ,  涂文琼 ,  萧远洋 ,  林启德 ,  黄镇球 ,  吴志强 ,  陈殿豪

IPC: H01L21/768 ,  H01L23/538

Abstract: 提供了形成半导体结构的方法和半导体结构。根据本发明的半导体结构包括多个晶体管、电耦接至多个晶体管的互连结构、设置在互连结构上方并且与多个晶体管电隔离的金属部件、设置在金属部件上方的绝缘层以及设置在绝缘层上方的第一再分布部件和第二再分布部件。第一再分布部件和第二再分布部件之间的间隔设置在金属部件的至少部分正上方。

公开(公告)号：CN115132658A

公开(公告)日：2022-09-30

申请号：CN202210152049.3

申请日：2022-02-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨芷欣 ,  陈燕铭 ,  陈殿豪

IPC: H01L21/8234

Abstract: 提供半导体结构和制造工艺。根据本发明的半导体包括具有沿着第一方向延伸的第一鳍、第二鳍和第三鳍的第一区以及邻接该第一区的第二区。该第二区包括沿着第一方向延伸的第四鳍和第五鳍。该第一鳍与第四鳍对准，并且第二鳍与第五鳍对准。该第三鳍终止于第一区与第二区之间的界面处。本申请的实施例还涉及用于形成半导体结构的方法。

公开(公告)号：CN115084373A

公开(公告)日：2022-09-20

申请号：CN202210438921.0

申请日：2022-04-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧远洋 ,  沈香谷 ,  萧琮介 ,  赖英耀 ,  陈殿豪

IPC: H01L49/02 ,  H01L27/01

Abstract: 一种半导体装置，包含第一、第二MIM结构，第一MIM结构包含彼此堆叠的第一底部导体板、第一介电层的第一部分第一中间导体板第二介电层的第一部分以及第一顶部导体板，第二MIM结构包含彼此堆叠的第二底部导体板、第一介电层的第二部分、第二中间导体板、第二介电层的第二部分以及第二顶部导体板，在第二介电层的第二部分上；其中第一底部导体板比第一中间导体板更宽且比第一顶部导体板更宽，而第二底部导体板比第二中间导体板更窄且比第二顶部导体板更窄。

公开(公告)号：CN114927611A

公开(公告)日：2022-08-19

申请号：CN202210223456.9

申请日：2022-03-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨芷欣 ,  陈殿豪 ,  陈燕铭 ,  王郁仁 ,  黄镇球

IPC: H01L43/08 ,  H01L43/02 ,  H01L43/12 ,  H01L27/22

Abstract: 一种包含磁性随机存取存储器(MRAM)单元的半导体装置的制造方法。在上述半导体装置的制造方法中，由导电材料所制成的第一薄层被形成在基板上方。用于磁穿隧接面(MTJ)堆叠的第二薄层被形成在第一薄层上方。第三薄层形成在第二薄层上方。通过图案化第三薄层形成第一硬遮罩图案。通过使用第一硬遮罩图案作为蚀刻遮罩的蚀刻操作图案化第二薄层以形成MTJ堆叠。蚀刻操作停止于第一薄层。侧壁绝缘层被形成在MTJ堆叠上方。在形成侧壁绝缘层后，通过图案化第一薄层形成底部电极，以形成包含底部电极、MTJ堆叠以及作为上电极的第一硬遮罩图案的MRAM单元。

公开(公告)号：CN114883482A

公开(公告)日：2022-08-09

申请号：CN202210121760.2

申请日：2022-02-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧琮介 ,  尹煜峰 ,  王良玮 ,  陈殿豪

IPC: H01L43/08 ,  H01L43/02 ,  H01L27/22

Abstract: 在半导体装置的制造方法中，形成单元结构。单元结构包括底部电极、设置在底部电极上的磁穿隧接面(MTJ)堆叠、以及设置在MTJ堆叠上的硬罩幕层。在MTJ堆叠的侧壁上方形成第一绝缘覆盖层。在第一绝缘覆盖层和硬罩幕层上方形成第二绝缘覆盖层。形成第一层间介电(ILD)层。通过蚀刻第一ILD层和第二绝缘覆盖层来暴露硬罩幕层。形成第二ILD层。通过图案化第二ILD层并移除硬罩幕层，在第二ILD层中形成接点开口。在接点开口中形成导电层，使得导电层接触MTJ堆叠。

公开(公告)号：CN114079002A

公开(公告)日：2022-02-22

申请号：CN202110868449.X

申请日：2021-07-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧琮介 ,  吕勃陞 ,  温伟志 ,  王良玮 ,  王郁仁 ,  陈殿豪 ,  陈燕铭

IPC: H01L43/08 ,  H01L43/12 ,  H01L27/22

Abstract: 半导体器件包括：底部电极；位于底部电极上方的磁隧道结(MTJ)元件；位于MTJ元件上方的顶部电极；以及邻接MTJ元件的侧壁间隔件，其中底部电极、顶部电极和侧壁间隔件中的至少一个包括磁性材料。本发明的实施例还涉及半导体器件的形成方法。