公开(公告)号：CN108205600B

公开(公告)日：2023-06-20

申请号：CN201711047024.2

申请日：2017-10-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王宏钧 ,  刘楫平 ,  张凤如 ,  张景旭 ,  刘文豪 ,  叶佳峰 ,  池明辉 ,  蔡振坤 ,  简玮成 ,  黄文俊 ,  唐于博

IPC: G06F30/392

Abstract: 本公开提供一种掩模优化方法，步骤包括：接收具有一集成电路图案的一集成电路(IC)设计布局；根据一目标放置模型，产生对应于上述集成电路图案的一轮廓的多个目标点，其中上述目标放置模型是根据上述集成电路图案的一分类所选择；以及使用上述目标点对上述集成电路图案执行一光学邻近校正(OPC)，从而产生一修正的集成电路设计布局。

公开(公告)号：CN108205600A

公开(公告)日：2018-06-26

申请号：CN201711047024.2

申请日：2017-10-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王宏钧 ,  刘楫平 ,  张凤如 ,  张景旭 ,  刘文豪 ,  叶佳峰 ,  池明辉 ,  蔡振坤 ,  简玮成 ,  黄文俊 ,  唐于博

IPC: G06F17/50

CPC classification number: G03F1/36 ,  G06F17/5081 ,  G06F17/5072

Abstract: 本公开提供一种掩模优化方法，步骤包括：接收具有一集成电路图案的一集成电路(IC)设计布局；根据一目标放置模型，产生对应于上述集成电路图案的一轮廓的多个目标点，其中上述目标放置模型是根据上述集成电路图案的一分类所选择；以及使用上述目标点对上述集成电路图案执行一光学邻近校正(OPC)，从而产生一修正的集成电路布局。