-
公开(公告)号：CN103853870A
公开(公告)日：2014-06-11
申请号：CN201310435219.X
申请日：2013-09-23
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5081 , G06F17/5068 , G06F2217/12 , H01L23/544 , H01L27/0207 , H01L2223/54426 , H01L2223/54433 , H01L2223/54453 , H01L2924/0002 , Y02P90/265 , H01L2924/00
Abstract: 本发明公开了一种以区分多个图案的方式设计填充有多个不可区分的伪部件因而具有多个相似图案的IC设计布局的方法，并因此设计IC设计布局。为区分布局中的每一图案，在设计阶段创建伪部件的同时，将在尺寸和/或位置偏离一些预定的均衡值的偏差编码进每一图案中选定的伪部件组。通过识别这些编码的伪部件以及从例如晶圆或光掩模的SEM图像提供的图像信息中测量偏差，可以在IC设计布局中定位相应的图案。为了从给定的图案中更快更易地识别编码的伪部件，可以使用预确定的锚伪部件组。本发明还公开了一种可识别的具有编码信息的IC图案。
-
公开(公告)号：CN108205600B
公开(公告)日：2023-06-20
申请号：CN201711047024.2
申请日：2017-10-31
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392
Abstract: 本公开提供一种掩模优化方法，步骤包括：接收具有一集成电路图案的一集成电路(IC)设计布局；根据一目标放置模型，产生对应于上述集成电路图案的一轮廓的多个目标点，其中上述目标放置模型是根据上述集成电路图案的一分类所选择；以及使用上述目标点对上述集成电路图案执行一光学邻近校正(OPC)，从而产生一修正的集成电路设计布局。
-
公开(公告)号：CN103383937B
公开(公告)日：2016-05-04
申请号：CN201210365150.3
申请日：2012-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
CPC classification number: H01L21/76838 , H01L21/76897 , H01L23/522 , H01L23/5221 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及具有自对准金属线互连件的无通孔互连结构。具体提供了一种半导体器件。该半导体器件包括设置在衬底上方的第一导线。第一导线位于第一互连层中并沿着第一方向延伸。半导体器件包括每一条均沿着不同于第一方向的第二方向延伸的第二导线和第三导线。第二导线和第三导线位于不同于第一互连层的第二互连层中。第二导线和第三导线通过位于第一导线上方或下方的间隙分开。半导体器件包括将第二导线和第三导线电连接起来的第四导线。第四导线位于不同于第一互连层和第二互连层的第三互连层中。
-
Patent Agency Ranking
公开(公告)号：CN103311236B
公开(公告)日：2016-02-24
申请号：CN201210564375.1
申请日：2012-12-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
CPC classification number: H01L27/0207 , G03F1/36 , G06F17/5068 , G06F2217/12 , Y02P90/265
Abstract: 本公开内容涉及用于减少拐角圆化的具有光学邻近度校正的切分拆分，其中，提供一种集成电路(IC)方法的一个实施例。该方法包括：接收具有主要特征的IC设计布局，主要特征包括两个拐角和跨越于两个拐角之间的边；对边执行特征调节；对边执行切分，从而将边划分成包括两个拐角段和在两个拐角段之间的一个中心段；针对与中心段关联的中心目标对所主要特征执行第一光学邻近度校正(OPC)；随后针对与拐角段关联的两个拐角目标对主要特征执行第二OPC；并且随后针对中心目标对主要特征执行第三OPC从而产生修改的IC设计布局。
-
公开(公告)号：CN103383937A
公开(公告)日：2013-11-06
申请号：CN201210365150.3
申请日：2012-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
CPC classification number: H01L21/76838 , H01L21/76897 , H01L23/522 , H01L23/5221 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及具有自对准金属线互连件的无通孔互连结构。具体提供了一种半导体器件。该半导体器件包括设置在衬底上方的第一导线。第一导线位于第一互连层中并沿着第一方向延伸。半导体器件包括每一条均沿着不同于第一方向的第二方向延伸的第二导线和第三导线。第二导线和第三导线位于不同于第一互连层的第二互连层中。第二导线和第三导线通过位于第一导线上方或下方的间隙分开。半导体器件包括将第二导线和第三导线电连接起来的第四导线。第四导线位于不同于第一互连层和第二互连层的第三互连层中。
-
公开(公告)号：CN108205600A
公开(公告)日：2018-06-26
申请号：CN201711047024.2
申请日：2017-10-31
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G03F1/36 , G06F17/5081 , G06F17/5072
Abstract: 本公开提供一种掩模优化方法，步骤包括：接收具有一集成电路图案的一集成电路(IC)设计布局；根据一目标放置模型，产生对应于上述集成电路图案的一轮廓的多个目标点，其中上述目标放置模型是根据上述集成电路图案的一分类所选择；以及使用上述目标点对上述集成电路图案执行一光学邻近校正(OPC)，从而产生一修正的集成电路布局。
-
公开(公告)号：CN103853870B
公开(公告)日：2017-05-24
申请号：CN201310435219.X
申请日：2013-09-23
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5081 , G06F17/5068 , G06F2217/12 , H01L23/544 , H01L27/0207 , H01L2223/54426 , H01L2223/54433 , H01L2223/54453 , H01L2924/0002 , Y02P90/265 , H01L2924/00
Abstract: 本发明公开了一种以区分多个图案的方式设计填充有多个不可区分的伪部件因而具有多个相似图案的IC设计布局的方法，并因此设计IC设计布局。为区分布局中的每一图案，在设计阶段创建伪部件的同时，将在尺寸和/或位置偏离一些预定的均衡值的偏差编码进每一图案中选定的伪部件组。通过识别这些编码的伪部件以及从例如晶圆或光掩模的SEM图像提供的图像信息中测量偏差，可以在IC设计布局中定位相应的图案。为了从给定的图案中更快更易地识别编码的伪部件，可以使用预确定的锚伪部件组。本发明还公开了一种可识别的具有编码信息的IC图案。
-
公开(公告)号：CN103311236A
公开(公告)日：2013-09-18
申请号：CN201210564375.1
申请日：2012-12-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
CPC classification number: H01L27/0207 , G03F1/36 , G06F17/5068 , G06F2217/12 , Y02P90/265
Abstract: 本公开内容涉及用于减少拐角圆化的具有光学邻近度校正的切分拆分，其中，提供一种集成电路(IC)方法的一个实施例。该方法包括：接收具有主要特征的IC设计布局，主要特征包括两个拐角和跨越于两个拐角之间的边；对边执行特征调节；对边执行切分，从而将边划分成包括两个拐角段和在两个拐角段之间的一个中心段；针对与中心段关联的中心目标对所主要特征执行第一光学邻近度校正(OPC)；随后针对与拐角段关联的两个拐角目标对主要特征执行第二OPC；并且随后针对中心目标对主要特征执行第三OPC从而产生修改的IC设计布局。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.027 seconds)
