公开(公告)号：CN108205600A

公开(公告)日：2018-06-26

申请号：CN201711047024.2

申请日：2017-10-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王宏钧 ,  刘楫平 ,  张凤如 ,  张景旭 ,  刘文豪 ,  叶佳峰 ,  池明辉 ,  蔡振坤 ,  简玮成 ,  黄文俊 ,  唐于博

IPC: G06F17/50

CPC classification number: G03F1/36 ,  G06F17/5081 ,  G06F17/5072

Abstract: 本公开提供一种掩模优化方法，步骤包括：接收具有一集成电路图案的一集成电路(IC)设计布局；根据一目标放置模型，产生对应于上述集成电路图案的一轮廓的多个目标点，其中上述目标放置模型是根据上述集成电路图案的一分类所选择；以及使用上述目标点对上述集成电路图案执行一光学邻近校正(OPC)，从而产生一修正的集成电路布局。

公开(公告)号：CN109783834A

公开(公告)日：2019-05-21

申请号：CN201810489047.7

申请日：2018-05-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王宏钧 ,  刘楫平 ,  蔡振坤 ,  简玮成 ,  黄文俊

IPC: G06F17/50

Abstract: 本公开提供一种集成电路制造方法。此方法包括接收一集成电路设计布局；对集成电路设计布局执行一光学邻近校正(OPC)程序，以产生一校正后的集成电路设计布局；以及使用一机器学习演算法验证校正后的集成电路设计布局。光学邻近校正后验证包括使用机器学习演算法以识别校正后的集成电路设计布局的一或多个第一特征；将识别后的一或多个第一特征与一数据库进行比较，其中数据库包括多个第二特征；以及基于与上述第二特征关联的数据库中的多个标签来验证校正后的集成电路设计布局。

公开(公告)号：CN109559979A

公开(公告)日：2019-04-02

申请号：CN201711237590.X

申请日：2017-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王宏钧 ,  刘楫平 ,  蔡振坤 ,  简玮成 ,  黄文俊

IPC: H01L21/027 ,  G03F1/36

Abstract: 一种集成电路制造方法，包括：接收包括一集成电路特征的集成电路设计布局，集成电路特征指定一掩模特征，掩模特征透过将辐射对设置于一基板上的一光刻胶的一部份进行选择性地曝光；判断设置于基板上且介于光刻胶与基板之间的一底层的地形信息；对集成电路特征执行一光学邻近校正过程，以产生修改的集成电路特征，其中执行光学邻近校正过程包括使用底层的地形信息来补偿被导引至光刻胶的部份的辐射量，从而使得光刻胶的部份曝光于辐射目标剂量；以及提供包括修改的集成电路特征的修改的集成电路设计布局，以根据修改的集成电路设计布局制造掩模。

公开(公告)号：CN108205600B

公开(公告)日：2023-06-20

申请号：CN201711047024.2

申请日：2017-10-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王宏钧 ,  刘楫平 ,  张凤如 ,  张景旭 ,  刘文豪 ,  叶佳峰 ,  池明辉 ,  蔡振坤 ,  简玮成 ,  黄文俊 ,  唐于博

IPC: G06F30/392

Abstract: 本公开提供一种掩模优化方法，步骤包括：接收具有一集成电路图案的一集成电路(IC)设计布局；根据一目标放置模型，产生对应于上述集成电路图案的一轮廓的多个目标点，其中上述目标放置模型是根据上述集成电路图案的一分类所选择；以及使用上述目标点对上述集成电路图案执行一光学邻近校正(OPC)，从而产生一修正的集成电路设计布局。

公开(公告)号：CN107798158B

公开(公告)日：2021-07-13

申请号：CN201710732995.4

申请日：2017-08-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林威呈 ,  萧锦涛 ,  彭士玮 ,  陈志良 ,  曾健庭 ,  杨超源 ,  赖志明 ,  简玮成 ,  刘如淦

IPC: G06F30/392

Abstract: 本发明公开了一种制造集成电路的布局设计的形成方法。该方法包括基于设计标准生成集成电路的第一布局，生成集成电路的标准单元布局，基于第一布局和标准单元布局生成集成电路的通孔颜色布局，并基于设计规则对通孔颜色布局实施颜色检查。第一布局具有布置为多个第一行和多个第一列的第一组通孔。标准单元布局包括标准单元和布置在标准单元中的第二组通孔。通孔颜色布局包括第三组通孔。第三组通孔包括第二组通孔的部分和对应的位置，以及对应的通孔子组的颜色。本发明还公开了制造集成电路的布局设计的系统及计算机可读介质。

公开(公告)号：CN107798158A

公开(公告)日：2018-03-13

申请号：CN201710732995.4

申请日：2017-08-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林威呈 ,  萧锦涛 ,  彭士玮 ,  陈志良 ,  曾健庭 ,  杨超源 ,  赖志明 ,  简玮成 ,  刘如淦

IPC: G06F17/50

CPC classification number: G06F17/5081 ,  G06F17/5072

Abstract: 本发明公开了一种制造集成电路的布局设计的形成方法。该方法包括基于设计标准生成集成电路的第一布局，生成集成电路的标准单元布局，基于第一布局和标准单元布局生成集成电路的通孔颜色布局，并基于设计规则对通孔颜色布局实施颜色检查。第一布局具有布置为多个第一行和多个第一列的第一组通孔。标准单元布局包括标准单元和布置在标准单元中的第二组通孔。通孔颜色布局包括第三组通孔。第三组通孔包括第二组通孔的部分和对应的位置，以及对应的通孔子组的颜色。本发明还公开了制造集成电路的布局设计的系统及计算机可读介质。