制造半导体结构的方法
    4.
    发明授权

    公开(公告)号:CN109786237B

    公开(公告)日:2020-12-11

    申请号:CN201811333215.X

    申请日:2018-11-09

    IPC分类号: H01L21/3065 B81C1/00

    摘要: 提供了包括以下步骤的制造半导体结构的方法。在半导体衬底上形成掩模层。各向异性地蚀刻由掩模层露出的半导体衬底,直至在半导体衬底中形成腔体,其中,各向异性地蚀刻由掩模层露出的半导体衬底包括实施多个第一循环以及在实施第一循环之后实施多个第二循环,第一和第二循环中的每个循环分别包括实施钝化步骤以及在实施钝化步骤之后实施蚀刻步骤。在第一循环期间,蚀刻步骤与钝化步骤的第一持续时间比率是可变的并且逐步增加。在第二循环期间,蚀刻步骤与钝化步骤的第二持续时间比率是恒定的,并且第一持续时间比率小于第二持续时间比率。本发明实施例涉及制造半导体结构的方法。

    制造半导体结构的方法
    6.
    发明公开

    公开(公告)号:CN109786237A

    公开(公告)日:2019-05-21

    申请号:CN201811333215.X

    申请日:2018-11-09

    IPC分类号: H01L21/3065 B81C1/00

    摘要: 提供了包括以下步骤的制造半导体结构的方法。在半导体衬底上形成掩模层。各向异性地蚀刻由掩模层露出的半导体衬底,直至在半导体衬底中形成腔体,其中,各向异性地蚀刻由掩模层露出的半导体衬底包括实施多个第一循环以及在实施第一循环之后实施多个第二循环,第一和第二循环中的每个循环分别包括实施钝化步骤以及在实施钝化步骤之后实施蚀刻步骤。在第一循环期间,蚀刻步骤与钝化步骤的第一持续时间比率是可变的并且逐步增加。在第二循环期间,蚀刻步骤与钝化步骤的第二持续时间比率是恒定的,并且第一持续时间比率小于第二持续时间比率。本发明实施例涉及制造半导体结构的方法。