-
公开(公告)号：CN119965191A
公开(公告)日：2025-05-09
申请号：CN202510071534.1
申请日：2025-01-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/60
Abstract: 公开了用于芯片堆叠件的贯通孔电力传输结构及其制造方法。示例性堆叠芯片结构包括第一芯片和第二芯片。第一芯片具有第一衬底、第一器件层和第一互连结构。第二芯片具有第二衬底、第二器件层和第二互连结构。第一贯通孔延伸穿过第一衬底、第一器件层、第一互连结构，并且进入第二互连结构。第二贯通孔延伸穿过第一衬底、第一器件层，并且进入第一互连结构。第二贯通孔和第一贯通孔可以分别电连接至第一器件层和第二器件层，并且可以分别经由第二贯通孔和第一贯通孔将电力传输到第一器件层和第二器件层。本公开的实施例还涉及集成电路封装件及其制造方法。
-
公开(公告)号：CN120015695A
公开(公告)日：2025-05-16
申请号：CN202411627624.6
申请日：2024-11-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/31 , H01L23/48
Abstract: 方法包括：形成第一器件管芯，包括：在半导体衬底上形成集成电路；以及在半导体衬底上形成互连结构。互连结构具有多个金属层。方法还包括：将第二器件管芯接合至第一器件管芯；以及形成围绕第二器件管芯的间隙填充区域。在第一形成工艺中，形成第一TSV以穿透半导体衬底，其中，第一TSV具有第一宽度。在第二形成工艺中，形成第二TSV以穿透半导体衬底。第二TSV具有与第一宽度不同的第二宽度。本申请的实施例还涉及半导体结构及其形成方法。
-
公开(公告)号：CN113113316A
公开(公告)日：2021-07-13
申请号：CN202110203587.6
申请日：2021-02-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及一种聚合物保护层的形成方法，其包含形成互连结构于基板之上。焊垫可耦合至互连结构，且聚合物材料可沉积于焊垫之上。在一些实施例中，方法进一步包含执行图案化制程来移除部分的聚合物材料以形成开口于聚合物材料中。上述开口直接在焊垫上并暴露该焊垫。另外，方法包含第一清洁制程。固化聚合物材料以形成聚合物保护层以及执行第二清洁制程。
-
公开(公告)号：CN110970353A
公开(公告)日：2020-04-07
申请号：CN201910876711.8
申请日：2019-09-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/538
Abstract: 本公开提供一种半导体装置的制造方法，包含提供具有多个装置的集成电路基材，以及与装置耦合至集成电路的互连结构；在集成电路基材上形成第一保护层；在第一保护层上形成重分布层，重分布层电性相连至互连结构；在重分布层与第一保护层上形成第二保护层；在第二保护层上形成聚酰亚胺层；图案化聚酰亚胺层使聚酰亚胺层中有聚酰亚胺开口；以聚酰亚胺作为蚀刻遮罩，经由聚酰亚胺开口蚀刻第二保护层。
-
公开(公告)号：CN119517891A
公开(公告)日：2025-02-25
申请号：CN202411512794.X
申请日：2024-10-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L23/538 , H01L23/528 , H01L23/522
Abstract: 描述了半导体器件结构及其形成方法。结构包括设置在互连结构和衬底中的硅通孔(TSV)、位于围绕TSV的互连结构中的保护结构以及围绕保护结构的有源区域。保护结构和有源区域之间的间隔没有伪器件。本申请的实施例还涉及半导体封装件。
-
Patent Agency Ranking
公开(公告)号：CN119421484A
公开(公告)日：2025-02-11
申请号：CN202411410706.5
申请日：2024-10-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 根据本公开的半导体结构包括衬底；衬底贯通孔(TSV)单元，设置在衬底上方；以及TSV，延伸穿过TSV单元和衬底。TSV单元包括：保护环结构，绕着TSV单元的周边延伸，和缓冲区，由保护环结构围绕。缓冲区包括第一伪晶体管和第二伪晶体管。第一伪晶体管中的每个包括：两个第一类型外延部件，第一多个纳米结构，在两个第一类型外延部件之间延伸，和第一隔离栅极结构，包裹在第一多个纳米结构上方。第二伪晶体管中的每个包括两个第二类型外延部件，第二多个纳米结构，在两个第一类型外延部件之间延伸，和第二隔离栅极结构，包裹在第二多个纳米结构上方。本公开的实施例还提供了形成半导体结构的方法。
-
公开(公告)号：CN118692915A
公开(公告)日：2024-09-24
申请号：CN202410709364.0
申请日：2024-06-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 一种形成半导体结构的方法包括在衬底的第一区域上方形成第一纳米结构；在衬底的第二区域上方形成第二纳米结构；在第一纳米结构周围形成第一栅极结构；用隔离区域替换第二纳米结构；以及形成延伸穿过隔离区域并延伸到衬底中的贯通孔。本公开的实施例还涉及半导体结构。
-
公开(公告)号：CN105374876A
公开(公告)日：2016-03-02
申请号：CN201510226747.3
申请日：2015-05-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L27/11 , H01L21/336
Abstract: 本发明公开了具有U形FinFET的半导体器件及其形成方法。半导体器件包括：衬底和位于衬底上方的鳍，其中，鳍在顶视图中具有U形并且具有第一臂部和第二臂部以及连接第一臂部和第二臂部的桥部。该半导体器件还包括位于衬底上方的第一栅极，第一栅极在第一臂部和第二臂部及桥部处与鳍接合。FinFET的源极区形成在第一臂部中，FinFET的漏极区形成在第二臂部中，并且FinFET的沟道区形成在源极区和漏极区之间的鳍中。本发明涉及具有U形沟道的FinFET晶体管。
-
公开(公告)号：CN117276201A
公开(公告)日：2023-12-22
申请号：CN202311112877.5
申请日：2023-08-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 提供了半导体结构及其形成方法。根据本发明的实施例的形成半导体器件的方法包括在衬底上形成有源区域，在有源区域上方形成互连结构，互连结构包括多个介电层和设置在介电层内的保护环，蚀刻穿过互连结构和有源区域的至少第一部分的开口，开口延伸进入衬底中，以及在开口内形成通孔结构。在沿着垂直于衬底的顶表面的方向观察时，通孔结构由保护环围绕。
-
公开(公告)号：CN105374876B
公开(公告)日：2019-10-08
申请号：CN201510226747.3
申请日：2015-05-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L27/11 , H01L21/336
Abstract: 本发明公开了具有U形FinFET的半导体器件及其形成方法。半导体器件包括：衬底和位于衬底上方的鳍，其中，鳍在顶视图中具有U形并且具有第一臂部和第二臂部以及连接第一臂部和第二臂部的桥部。该半导体器件还包括位于衬底上方的第一栅极，第一栅极在第一臂部和第二臂部及桥部处与鳍接合。FinFET的源极区形成在第一臂部中，FinFET的漏极区形成在第二臂部中，并且FinFET的沟道区形成在源极区和漏极区之间的鳍中。本发明涉及具有U形沟道的FinFET晶体管。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.03 seconds)
