-
公开(公告)号：CN105428394B
公开(公告)日：2020-06-05
申请号：CN201510193452.0
申请日：2015-04-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L21/336
Abstract: 半导体器件包括：第一鳍部件，嵌入在设置在半导体衬底上方的隔离结构内，第一鳍部件具有第一侧壁和相对的第二侧壁以及从第一侧壁延伸至第二侧壁的顶面。该器件也包括：第二鳍部件，设置在隔离结构上方并且具有第三侧壁和第四侧壁。第三侧壁与第一鳍部件的第一侧壁对准。该器件也包括：栅极介电层，直接设置在第一鳍部件的顶面上以及第二鳍部件的第三侧壁和第四侧壁上；以及栅电极，设置在栅极介电层上方。本发明还涉及鳍部件的结构及其制造方法。
-
公开(公告)号：CN105990233B
公开(公告)日：2019-04-12
申请号：CN201510046970.X
申请日：2015-01-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092 , H01L29/78 , H01L29/32
Abstract: 本发明公开了FinFET以及用于形成FinFET的方法。在方法中，在衬底中形成第一沟槽。然后在第一沟槽中形成第一隔离区。在第一隔离区之间外延生长外延区。通过在所述外延区中进行蚀刻来形成第二沟槽，形成多个鳍。在第二沟槽中形成第二隔离区。一种结构，包括：衬底；位于衬底上的第一鳍；位于第一鳍上方的栅极电介质；以及位于栅极电介质上方的栅电极。第一鳍包括外延层，外延层具有小于1*104cm‑3的堆垛层错缺陷密度。
-
公开(公告)号：CN107039508A
公开(公告)日：2017-08-11
申请号：CN201611262061.0
申请日：2016-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/417 , H01L29/423 , H01L21/336 , H01L29/78
CPC classification number: H01L27/0886 , H01L21/2236 , H01L21/26513 , H01L21/823412 , H01L21/823425 , H01L21/823431 , H01L21/823821 , H01L29/165 , H01L29/41775 , H01L29/66803 , H01L29/7848 , H01L29/7851 , H01L29/785 , H01L29/41725 , H01L29/42316 , H01L29/66409
Abstract: 提供半导体装置及其制造方法。此半导体装置包含在基底上沿第一方向延伸的鳍，以及在鳍上沿第二方向延伸的栅极结构。此栅极结构包含：在鳍上的栅极介电层；在栅极介电层上的栅极电极；以及位于栅极电极的第一横向表面上，且沿第二方向延伸的第一绝缘栅极间隙物。此半导体装置还包含源极/漏极区，其形成于鳍内邻近于栅极电极的区域内，且源极/漏极区的一部分沿第一方向，以固定的距离延伸在绝缘栅极间隙物下方。
-
公开(公告)号：CN106206729B
公开(公告)日：2020-01-14
申请号：CN201510262860.7
申请日：2015-05-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/24 , H01L29/04
Abstract: 本发明提供了鳍式场效应晶体管(FinFET)器件结构及其形成方法。FinFET器件结构包括衬底和从衬底延伸的鳍结构。FinFET器件结构也包括形成在鳍结构中的抗穿通注入(APT)区和形成在APT区上的阻挡层。阻挡层具有中间部分和外围部分，并且中间部分高于外围部分。FinFET器件结构还包括形成在阻挡层上的外延层。
-
公开(公告)号：CN106653606A
公开(公告)日：2017-05-10
申请号：CN201610719403.0
申请日：2016-08-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 一种形成半导体器件的方法包括：蚀刻衬底以形成由鳍分开的两个第一沟槽；用隔离层填充两个第一沟槽；以及在鳍和隔离层上方沉积介电层。该方法还包括在半导体器件的沟道区域上方的介电层中形成第二沟槽，第二沟槽暴露隔离层。该方法还包括通过第二沟槽蚀刻隔离层以暴露半导体器件的沟道区域中的鳍的上部，并且在隔离层上方的第二沟槽中形成伪栅极且伪栅极接合鳍的上部。本发明实施例涉及用于FINFET的栅极替代工艺。
-
Patent Agency Ranking
公开(公告)号：CN105990233A
公开(公告)日：2016-10-05
申请号：CN201510046970.X
申请日：2015-01-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092 , H01L29/78 , H01L29/32
CPC classification number: H01L21/823412 , H01L21/823431 , H01L21/823481 , H01L21/823807 , H01L21/823821 , H01L27/0924
Abstract: 本发明公开了FinFET以及用于形成FinFET的方法。在方法中，在衬底中形成第一沟槽。然后在第一沟槽中形成第一隔离区。在第一隔离区之间外延生长外延区。通过在所述外延区中进行蚀刻来形成第二沟槽，形成多个鳍。在第二沟槽中形成第二隔离区。一种结构，包括：衬底；位于衬底上的第一鳍；位于第一鳍上方的栅极电介质；以及位于栅极电介质上方的栅电极。第一鳍包括外延层，外延层具有小于1*104cm-3的堆垛层错缺陷密度。
-
公开(公告)号：CN105374876B
公开(公告)日：2019-10-08
申请号：CN201510226747.3
申请日：2015-05-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L27/11 , H01L21/336
Abstract: 本发明公开了具有U形FinFET的半导体器件及其形成方法。半导体器件包括：衬底和位于衬底上方的鳍，其中，鳍在顶视图中具有U形并且具有第一臂部和第二臂部以及连接第一臂部和第二臂部的桥部。该半导体器件还包括位于衬底上方的第一栅极，第一栅极在第一臂部和第二臂部及桥部处与鳍接合。FinFET的源极区形成在第一臂部中，FinFET的漏极区形成在第二臂部中，并且FinFET的沟道区形成在源极区和漏极区之间的鳍中。本发明涉及具有U形沟道的FinFET晶体管。
-
公开(公告)号：CN105789304B
公开(公告)日：2019-08-16
申请号：CN201510412099.0
申请日：2015-07-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/10 , H01L29/417 , H01L29/423 , H01L29/66 , H01L21/28
CPC classification number: H01L29/0673 , H01L21/02532 , H01L29/1037 , H01L29/42392 , H01L29/66439 , H01L29/66545 , H01L29/66795 , H01L29/775 , H01L29/7851 , H01L29/78696
Abstract: 本发明提供了一种半导体结构及其形成方法。半导体结构包括：衬底；和鳍结构，位于衬底上方。半导体结构还包括：第一引线结构，形成在鳍结构上方；以及源极结构和漏极结构，形成在鳍结构的相对两侧上。半导体结构还包括：栅极结构，形成在鳍结构上方。另外，通过栅极结构将鳍结构与第一引线结构分离。
-
公开(公告)号：CN106997406A
公开(公告)日：2017-08-01
申请号：CN201611021379.X
申请日：2016-11-15
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5072 , G06F17/5081 , G06F2217/12 , Y02P90/265
Abstract: 本发明的实施例提供了由至少一个处理器执行布局修正方法。布局修正方法包括：通过至少一个处理器分析电路单元布局的多个具体布局部分的分配，以从多个具体布局部分确定第一具体布局部分和第二具体布局部分；通过至少一个处理器确定第一具体布局部分和第二具体布局部分是否耦合至第一信号等级；以及当第一具体布局部分和第二具体布局部分耦合至第一信号等级时，通过至少一个处理器将第一具体布局部分和第二具体布局部分合并为第一合并的布局部分。
-
公开(公告)号：CN106653606B
公开(公告)日：2020-01-14
申请号：CN201610719403.0
申请日：2016-08-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 一种形成半导体器件的方法包括：蚀刻衬底以形成由鳍分开的两个第一沟槽；用隔离层填充两个第一沟槽；以及在鳍和隔离层上方沉积介电层。该方法还包括在半导体器件的沟道区域上方的介电层中形成第二沟槽，第二沟槽暴露隔离层。该方法还包括通过第二沟槽蚀刻隔离层以暴露半导体器件的沟道区域中的鳍的上部，并且在隔离层上方的第二沟槽中形成伪栅极且伪栅极接合鳍的上部。本发明实施例涉及用于FINFET的栅极替代工艺。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.026 seconds)
