公开(公告)号：CN110970461B

公开(公告)日：2022-06-28

申请号：CN201910927513.X

申请日：2019-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴荣堂 ,  吴孟谕 ,  吴思桦 ,  李锦思 ,  蔡瀚霆 ,  简钰人

IPC: H01L27/24 ,  H01L43/02 ,  H01L43/08 ,  H01L43/12

Abstract: 磁阻随机存取存储器(MRAM)器件的顶部电极位于磁隧道结(MTJ)上方，顶部电极是使用取向为(111)晶体结构的氮化钛膜，代替钽、氮化钽和/或包括钽和氮化钽的多层使用。本申请的实施例还涉及MRAM设备、形成MRAM设备的方法、和MRAM单元。

公开(公告)号：CN112599662A

公开(公告)日：2021-04-02

申请号：CN202011060326.5

申请日：2020-09-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴荣堂 ,  简钰人 ,  吴思桦 ,  李锦思 ,  黄耀贤

IPC: H01L43/12 ,  H01L43/02 ,  H01L43/08

Abstract: 本文公开了一种半导体结构的形成方法，包括于磁性穿隧接面(magnetic tunnel junction,MTJ)层上方形成第一顶电极(top electrode,TE)层，并对第一TE层进行平滑处理。平滑处理是于形成第一TE层之后原位进行。平滑处理从第一TE层移除尖峰点缺陷。可于第一TE层上方形成多个额外的TE层。

公开(公告)号：CN110970461A

公开(公告)日：2020-04-07

申请号：CN201910927513.X

申请日：2019-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴荣堂 ,  吴孟谕 ,  吴思桦 ,  李锦思 ,  蔡瀚霆 ,  简钰人

IPC: H01L27/24 ,  H01L43/02 ,  H01L43/08 ,  H01L43/12

Abstract: 磁阻随机存取存储器(MRAM)器件的顶部电极位于磁隧道结(MTJ)上方，顶部电极是使用取向为(111)晶体结构的氮化钛膜，代替钽、氮化钽和/或包括钽和氮化钽的多层使用。本申请的实施例还涉及MRAM设备、形成MRAM设备的方法、和MRAM单元。

公开(公告)号：CN116265600A

公开(公告)日：2023-06-20

申请号：CN202310116900.1

申请日：2023-02-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡家宏 ,  李锦思 ,  吴思桦 ,  何瑞鸿 ,  廖启宏 ,  简钰人

IPC: C23C14/14 ,  C23C14/28 ,  C23C14/34

Abstract: 一种沉积装置，包括一磁屏蔽。磁屏蔽减少腔室中的外部噪声，腔室包括标靶以及至少一电磁铁用于铜物理气相沉积。屏蔽可具有厚度，在大约0.1毫米至大约10毫米的范围内，以提供足够的保护免受射频以及其他电磁信号的影响。因此，腔室中的铜原子遭受较少来自外部噪声的重定向。此外，即使在物理气相沉积期间发生硬件故障(例如，电磁铁失灵、晶圆台不水平、以及/或一流量优化器引起过多偏移等)，铜原子不易受来自外部噪声的小重定向的影响。因此，后段工艺以及/或中段工艺的导电结构以更一致的方式形成，这增加导电性并且改善包括后段工艺以及/或中段工艺的导电结构的电子装置的寿命。

公开(公告)号：CN113224233A

公开(公告)日：2021-08-06

申请号：CN202110432436.8

申请日：2021-04-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 简钰人 ,  吴荣堂 ,  吴思桦 ,  李锦思 ,  吴孟谕

IPC: H01L43/12 ,  H01L43/08 ,  H01L43/02 ,  H01L27/22

Abstract: 一种制造半导体器件的方法包括：提供衬底，该衬底限定逻辑区域和存储器区域；在逻辑区域和存储器区域上沉积底部电极层；在底部电极层上方沉积磁隧道结(MTJ)层；在MTJ层上方沉积第一导电层；在第一导电层上方沉积牺牲层；蚀刻存储器区域中的牺牲层，以暴露存储器区域中的第一导电层，同时保持逻辑区域中的第一导电层被覆盖；在存储器区域和逻辑区域中沉积第二导电层；图案化第二导电层以暴露存储器区域中的MTJ层；以及蚀刻图案化的第二导电层和MTJ层以在存储器区域中分别形成顶部电极和MTJ。本发明的实施例还涉及半导体器件。

公开(公告)号：CN101308793B

公开(公告)日：2010-06-02

申请号：CN200710165593.7

申请日：2007-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张简旭珂 ,  黄婉婷 ,  简钰人 ,  孙钟仁

IPC: H01L21/316 ,  H01L21/822 ,  H01L21/768 ,  H01L27/04 ,  H01L23/522 ,  H01L23/532

CPC classification number: H01L21/3105 ,  H01L21/02129 ,  H01L21/02164 ,  H01L21/02271 ,  H01L21/02304 ,  H01L21/31612 ,  H01L21/321 ,  H01L21/76826 ,  H01L21/76832 ,  H01L21/76837

Abstract: 本发明提供一种集成电路结构及其形成方法，该方法包括提供一表面，再对该表面进行离子化氧处理。接着使用包括第一含氧气体和四乙氧基硅烷(Tetraethoxysilane；TEOS)的第一工艺气体来形成包含有氧化硅的起始层，其中该起始层形成在该表面的上方。然后在起始层上形成硅酸盐玻璃。该方法还包括使用包括第二含氧气体和四乙氧基硅烷的第二工艺气体来形成缓冲层，其中第一工艺气体和第二工艺气体具有不同的氧/四乙氧基硅烷比，且第一工艺气体的该第一含氧气体和四乙氧基硅烷的流速比大于8。

公开(公告)号：CN101308793A

公开(公告)日：2008-11-19

申请号：CN200710165593.7

申请日：2007-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张简旭珂 ,  黄婉婷 ,  简钰人 ,  孙钟仁

IPC: H01L21/316 ,  H01L21/822 ,  H01L21/768 ,  H01L27/04 ,  H01L23/522 ,  H01L23/532

CPC classification number: H01L21/3105 ,  H01L21/02129 ,  H01L21/02164 ,  H01L21/02271 ,  H01L21/02304 ,  H01L21/31612 ,  H01L21/321 ,  H01L21/76826 ,  H01L21/76832 ,  H01L21/76837

Abstract: 本发明提供一种集成电路结构及其形成方法，该方法包括提供一表面，再对该表面进行离子化氧处理。接着使用包括第一含氧气体和四乙氧基硅烷(Tetraethoxysilane；TEOS)的第一工艺气体来形成包含有氧化硅的起始层。然后在起始层上形成硅酸盐玻璃。该方法还包括使用包括第二含氧气体和四乙氧基硅烷的第二工艺气体来形成缓冲层，其中第一工艺气体和第二工艺气体具有不同的氧/四乙氧基硅烷比。