公开(公告)号：CN109817514B

公开(公告)日：2021-08-31

申请号：CN201811269495.2

申请日：2018-10-29

申请人： 台湾积体电路制造股份有限公司

发明人： 郑有宏 ,  许咏恩 ,  陈龙 ,  吴政达 ,  杜友伦 ,  蔡维恭 ,  杨明哲

IPC分类号： H01L21/02 ,  H01L21/18 ,  H01L21/20

摘要： 本公开一些实施例关于形成绝缘层上半导体基板的方法。方法可包括外延形成硅锗层于牺牲基板上，以及外延形成第一主动层于硅锗层上。第一主动层的组成不同于硅锗层的组成。翻转牺牲基板，并将第一主动层接合至第一基板上的介电层上表面上。移除牺牲基板与硅锗层，并蚀刻第一主动层以定义外侧侧壁并露出介电层上表面的外侧边缘。外延形成第二主动层于第一主动层上，以形成相连的主动层。第一主动层与第二主动层具有实质上相同的组成。

公开(公告)号：CN109817514A

公开(公告)日：2019-05-28

申请号：CN201811269495.2

申请日：2018-10-29

申请人： 台湾积体电路制造股份有限公司

发明人： 郑有宏 ,  许咏恩 ,  陈龙 ,  吴政达 ,  杜友伦 ,  蔡维恭 ,  杨明哲

IPC分类号： H01L21/02 ,  H01L21/18 ,  H01L21/20

摘要： 本公开一些实施例关于形成绝缘层上半导体基板的方法。方法可包括外延形成硅锗层于牺牲基板上，以及外延形成第一主动层于硅锗层上。第一主动层的组成不同于硅锗层的组成。翻转牺牲基板，并将第一主动层接合至第一基板上的介电层上表面上。移除牺牲基板与硅锗层，并蚀刻第一主动层以定义外侧侧壁并露出介电层上表面的外侧边缘。外延形成第二主动层于第一主动层上，以形成相连的主动层。第一主动层与第二主动层具有实质上相同的组成。

公开(公告)号：CN106486496A

公开(公告)日：2017-03-08

申请号：CN201610769963.7

申请日：2016-08-30

申请人： 台湾积体电路制造股份有限公司

发明人： 徐咏恩 ,  蔡冠智 ,  郑国裕 ,  陈耕佑 ,  陈世雄 ,  陈少宇 ,  蔡维恭 ,  叶玉隆

IPC分类号： H01L27/12 ,  H01L21/762 ,  H01L21/84

CPC分类号： H01L27/11573 ,  H01L21/84 ,  H01L27/11575 ,  H01L27/1203 ,  H01L29/0649 ,  H01L29/4234 ,  H01L29/66833 ,  H01L29/792 ,  H01L27/1207 ,  H01L21/7624

摘要： 本公开涉及一种半导体衬底，其包括第一硅层，第一硅层包括上表面，该上表面具有相对于上表面垂直延伸的突起部。隔离层被布置在上表面上方且在界面处与第一硅层交集，并且第二硅层布置在隔离层上方。还提供了一种制造半导体衬底的方法。本发明还提供了一种集成电路以及形成绝缘体上硅(SOI)衬底的方法。

公开(公告)号：CN106601753A

公开(公告)日：2017-04-26

申请号：CN201610786074.1

申请日：2016-08-31

申请人： 台湾积体电路制造股份有限公司

发明人： 郑国裕 ,  赵治平 ,  蔡冠智 ,  陈世雄 ,  蔡维恭

IPC分类号： H01L27/12 ,  H01L21/84 ,  H01L21/683

摘要： 本发明的一些实施例涉及一种半导体器件。半导体器件包括衬底，衬底包括设置在绝缘层上方的硅层。衬底包括晶体管器件区域和射频(RF)区域。互连结构设置在衬底上方并且包括设置在介电结构内的多个金属层。处理衬底设置在互连结构的上表面上方。捕获层使互连结构与处理衬底分离。本发明的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN104795384A

公开(公告)日：2015-07-22

申请号：CN201410268268.3

申请日：2014-06-16

申请人： 台湾积体电路制造股份有限公司

发明人： 郑国裕 ,  蔡维恭 ,  蔡冠智

IPC分类号： H01L23/60 ,  H01L21/02

CPC分类号： H01L21/76877 ,  H01L21/31144 ,  H01L21/743 ,  H01L21/76816 ,  H01L21/84 ,  H01L23/585 ,  H01L27/0248 ,  H01L29/0607 ,  H01L2924/0002 ,  H01L2924/14 ,  H01L2924/00

摘要： 根据一些实施例，本发明提供了一种半导体器件。该半导体器件结构包括衬底，且该衬底具有器件区和边缘区。半导体器件结构也包括形成在衬底上的硅层和形成在硅层上的晶体管。晶体管形成在衬底的器件区。半导体器件结构还包括形成在硅层中的金属环。该金属环形成在衬底的边缘区，且该金属环环绕晶体管。

公开(公告)号：CN106601753B

公开(公告)日：2020-06-05

申请号：CN201610786074.1

申请日：2016-08-31

申请人： 台湾积体电路制造股份有限公司

发明人： 郑国裕 ,  赵治平 ,  蔡冠智 ,  陈世雄 ,  蔡维恭

IPC分类号： H01L27/12 ,  H01L21/84 ,  H01L21/683

摘要： 本发明的一些实施例涉及一种半导体器件。半导体器件包括衬底，衬底包括设置在绝缘层上方的硅层。衬底包括晶体管器件区域和射频(RF)区域。互连结构设置在衬底上方并且包括设置在介电结构内的多个金属层。处理衬底设置在互连结构的上表面上方。捕获层使互连结构与处理衬底分离。本发明的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN104795384B

公开(公告)日：2017-11-03

申请号：CN201410268268.3

申请日：2014-06-16

申请人： 台湾积体电路制造股份有限公司

发明人： 郑国裕 ,  蔡维恭 ,  蔡冠智

IPC分类号： H01L23/60 ,  H01L21/02

CPC分类号： H01L21/76877 ,  H01L21/31144 ,  H01L21/743 ,  H01L21/76816 ,  H01L21/84 ,  H01L23/585 ,  H01L27/0248 ,  H01L29/0607 ,  H01L2924/0002 ,  H01L2924/14 ,  H01L2924/00

摘要： 根据一些实施例，本发明提供了一种半导体器件。该半导体器件结构包括衬底，且该衬底具有器件区和边缘区。半导体器件结构也包括形成在衬底上的硅层和形成在硅层上的晶体管。晶体管形成在衬底的器件区。半导体器件结构还包括形成在硅层中的金属环。该金属环形成在衬底的边缘区，且该金属环环绕晶体管。

公开(公告)号：CN2743083Y

公开(公告)日：2005-11-30

申请号：CN200420084303.8

申请日：2004-07-13

申请人： 台湾积体电路制造股份有限公司

发明人： 张丰荣 ,  蔡伯岳 ,  郭丰裕 ,  蔡维恭

IPC分类号： B24B37/04 ,  H01L21/302

CPC分类号： H01L21/68728 ,  B24B37/30 ,  H01L21/68785

摘要： 一种新颖的边缘接触式晶片载具，当晶片在制程机台(如CMP)里载入与载出时，可用载具托住此晶片，上述制程机台可为CMP装置，此边缘接触式晶片载具包括一般的环形载具本体，此载具本体一般是装设在CMP装置的清洁头加载载出(Head Clean Load/Unload，简称HCLU)站的载入杯上，且此载具本体在(或靠近)晶片边缘支撑着晶片，多个导梢从载具本体向上延伸，当晶片被放置于载具主体时，这些导梢会将个别晶片导入载具本体中。