公开(公告)号：CN106711042B

公开(公告)日：2019-09-06

申请号：CN201610729204.8

申请日：2016-08-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕志伟 ,  李忠儒 ,  黄建桦 ,  沈香谷 ,  陈昭诚

IPC: H01L21/336 ,  H01L21/768

Abstract: 形成半导体器件的方法提供了前体，该前体包括具有第一区域和第二区域的衬底，其中，第一区域包括绝缘体并且第二区域包括晶体管的源极、漏极和沟道区域。该前体还包括位于绝缘体上方的栅极堆叠件以及位于沟道区域上方的栅极堆叠件。该前体还包括位于栅极堆叠件上方的第一介电层。该方法还包括使第一介电层部分地凹进；在凹进的第一介电层上方形成第二介电层；并且在第二介电层上方形成接触蚀刻停止(CES)层。在实施例中，该方法还包括在栅极堆叠件上方形成栅极导通孔，在S/D区域上方形成源极和漏极(S/D)导通孔，并且在栅极导通孔和S/D导通孔中形成通孔。本发明的实施例还涉及用于半导体中段制程(MEOL)工艺的方法和结构。

公开(公告)号：CN103943506A

公开(公告)日：2014-07-23

申请号：CN201310164871.2

申请日：2013-05-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭辞修 ,  陈昭诚 ,  范纯祥 ,  蔡明桓

IPC: H01L21/336 ,  H01L21/28

CPC classification number: H01L21/823807 ,  H01L21/823828 ,  H01L29/1054 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/7843

Abstract: 本发明公开了一种制造具有覆盖层的半导体器件的方法，包括在半导体衬底的第一区域中形成第一伪栅极结构，以及在半导体衬底的第二区域中形成第二伪栅极结构。在第二伪栅极结构上形成保护层(例如，氧化物和/或氮化硅硬掩模)。在形成保护层之后去除第一伪栅极结构，从而提供第一沟槽。在第一沟槽中形成覆盖层(例如，硅)。可在覆盖层上形成金属栅极结构。在去除第一伪栅极结构期间，保护层可保护第二伪栅极结构。

公开(公告)号：CN103943506B

公开(公告)日：2017-07-21

申请号：CN201310164871.2

申请日：2013-05-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭辞修 ,  陈昭诚 ,  范纯祥 ,  蔡明桓

IPC: H01L21/336 ,  H01L21/28

CPC classification number: H01L21/823807 ,  H01L21/823828 ,  H01L29/1054 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/7843

Abstract: 本发明公开了一种制造具有覆盖层的半导体器件的方法，包括在半导体衬底的第一区域中形成第一伪栅极结构，以及在半导体衬底的第二区域中形成第二伪栅极结构。在第二伪栅极结构上形成保护层(例如，氧化物和/或氮化硅硬掩模)。在形成保护层之后去除第一伪栅极结构，从而提供第一沟槽。在第一沟槽中形成覆盖层(例如，硅)。可在覆盖层上形成金属栅极结构。在去除第一伪栅极结构期间，保护层可保护第二伪栅极结构。

公开(公告)号：CN103943473A

公开(公告)日：2014-07-23

申请号：CN201310165088.8

申请日：2013-05-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄玉莲 ,  刘继文 ,  陈昭诚 ,  蔡明桓 ,  万幸仁

IPC: H01L21/28 ,  H01L29/423

CPC classification number: H01L29/4966 ,  H01L21/02697 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/78 ,  H01L29/7833

Abstract: 在一个实施例中，方法包括：提供具有设置在其上的沟槽并且在沟槽中形成多层的半导体衬底。蚀刻在沟槽中所形成的多层，由此提供顶面位于沟槽的顶面之下的至少一个蚀刻层。在又一个实施例中，该方法可以为用于形成更多层的沟槽提供基本V形开口或入口。而且，器件具有修正轮廓金属栅极，例如，具有至少一个金属层。本发明还提供了具有修正轮廓的金属栅极的半导体器件。

公开(公告)号：CN106711042A

公开(公告)日：2017-05-24

申请号：CN201610729204.8

申请日：2016-08-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕志伟 ,  李忠儒 ,  黄建桦 ,  沈香谷 ,  陈昭诚

IPC: H01L21/336 ,  H01L21/768

Abstract: 形成半导体器件的方法提供了前体，该前体包括具有第一区域和第二区域的衬底，其中，第一区域包括绝缘体并且第二区域包括晶体管的源极、漏极和沟道区域。该前体还包括位于绝缘体上方的栅极堆叠件以及位于沟道区域上方的栅极堆叠件。该前体还包括位于栅极堆叠件上方的第一介电层。该方法还包括使第一介电层部分地凹进；在凹进的第一介电层上方形成第二介电层；并且在第二介电层上方形成接触蚀刻停止(CES)层。在实施例中，该方法还包括在栅极堆叠件上方形成栅极导通孔，在S/D区域上方形成源极和漏极(S/D)导通孔，并且在栅极导通孔和S/D导通孔中形成通孔。本发明的实施例还涉及用于半导体中段制程(MEOL)工艺的方法和结构。

公开(公告)号：CN103943473B

公开(公告)日：2016-11-02

申请号：CN201310165088.8

申请日：2013-05-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄玉莲 ,  刘继文 ,  陈昭诚 ,  蔡明桓 ,  万幸仁

IPC: H01L21/28 ,  H01L29/423

CPC classification number: H01L29/4966 ,  H01L21/02697 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/78 ,  H01L29/7833

Abstract: 在一个实施例中，方法包括：提供具有设置在其上的沟槽并且在沟槽中形成多层的半导体衬底。蚀刻在沟槽中所形成的多层，由此提供顶面位于沟槽的顶面之下的至少一个蚀刻层。在又一个实施例中，该方法可以为用于形成更多层的沟槽提供基本V形开口或入口。而且，器件具有修正轮廓金属栅极，例如，具有至少一个金属层。本发明还提供了具有修正轮廓的金属栅极的半导体器件。