公开(公告)号：CN107785249B

公开(公告)日：2022-01-18

申请号：CN201710385165.9

申请日：2017-05-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 简昭欣 ,  徐崇浚 ,  季维均 ,  刘继文

IPC: H01L21/28 ,  H01L21/329 ,  H01L21/336 ,  H01L29/417 ,  H01L29/47

Abstract: 一种制造半导体装置的方法，包含下列步骤。在半导体基板上形成第一金属层，并在第一金属层上形成第二金属层。第二金属层由与第一金属层不同的金属形成。施加微波辐射于半导体基板、第一金属层和第二金属层，以形成包含第一金属层、第二金属层和半导体基板的成分的合金。

公开(公告)号：CN106531686B

公开(公告)日：2020-01-10

申请号：CN201610677823.7

申请日：2016-08-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林瑀宏 ,  刘继文 ,  曾鸿辉

IPC: H01L21/768

Abstract: 一种半导体器件包括：包括接触区域的半导体衬底；在接触区域上存在的硅化物；在半导体衬底上存在的介电层，介电层包括暴露出接触区域的部分的开口；在开口中存在的导体；在导体和介电层之间存在的阻挡层；以及在阻挡层和介电层之间存在的金属层，其中，硅化物的Si浓度沿着硅化物的高度而变化。本发明的实施例还提供了互连结构和其制造方法。

公开(公告)号：CN106098554B

公开(公告)日：2019-12-13

申请号：CN201510764195.1

申请日：2015-11-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张简旭珂 ,  刘继文 ,  吴志楠 ,  林俊泽

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/423

Abstract: 描述了栅极上的缓冲层及其形成方法。根据一个方法实施例，形成栅极结构。该栅极机构包括位于衬底上方的栅极电介质，位于栅极电介质上方的功函调整层，位于功函调整层上方的含金属材料。缓冲层形成在含金属材料上。介电材料形成在缓冲层上。根据一种结构实施例，栅极结构包括高k栅极电介质和金属栅电极。缓冲层位于金属栅电极上。电介质盖位于缓冲层上。层间电介质位于衬底上方以及围绕栅极结构。层间电介质的顶面与电介质盖的顶面共面。

公开(公告)号：CN106098555B

公开(公告)日：2019-07-19

申请号：CN201510770413.2

申请日：2015-11-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  刘继文 ,  王志豪

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L27/0924 ,  H01L21/02236 ,  H01L21/02255 ,  H01L21/823821 ,  H01L21/823878 ,  H01L29/0642 ,  H01L29/165

Abstract: 实施例是一种方法，方法包括在衬底上形成第一鳍和第二鳍，第一鳍和第二鳍均包括位于衬底上的第一晶体半导体材料和位于第一晶体半导体材料之上的第二晶体半导体材料。将位于第二鳍中的第一晶体半导体材料转变为介电材料，其中在转变步骤之后，位于第一鳍中的第一晶体半导体材料的至少部分保留未转变的。在第一鳍和第二鳍上方形成栅极结构，以及在栅极结构的相对两侧上形成源极/漏极区。本发明实施例涉及FET及形成FET的方法。

公开(公告)号：CN104518026B

公开(公告)日：2018-06-26

申请号：CN201310744235.7

申请日：2013-12-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  吴志强 ,  黄俊嘉 ,  王昭雄 ,  刘继文

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/085

CPC classification number: H01L27/0886 ,  H01L21/823431

Abstract: 一种方法包括：形成半导体鳍状件，在该半导体鳍状件的顶面和侧壁上形成伪栅极，以及去除该伪栅极以形成凹槽。该半导体鳍状件暴露于该凹槽。在去除该伪栅极之后，对该半导体鳍状件实施氧化以形成位于该凹槽中的富集的含锗鳍状件和位于该富集的含锗鳍状件的顶面和侧壁上的氧化硅层。该方法还包括在该富集的含锗鳍状件上方形成栅极电介质，以及在该栅极电介质上方形成栅电极。本发明还包括带有梯度含锗沟道的FinFET。

公开(公告)号：CN107978638A

公开(公告)日：2018-05-01

申请号：CN201710916160.4

申请日：2017-09-30

Applicant: 台湾积体电路制造股份有限公司 ,  吴育任

Inventor： 吴育任 ,  刘继文 ,  陈爍帆

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L29/24

CPC classification number: H01L29/24 ,  B82Y10/00 ,  H01L29/045 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/1606 ,  H01L29/41733 ,  H01L29/42384 ,  H01L29/66037 ,  H01L29/66969 ,  H01L29/778 ,  H01L29/786 ,  H01L29/78681 ,  H01L29/78696 ,  H01L29/78 ,  H01L29/42372 ,  H01L29/66477

Abstract: 场效晶体管(field effect transistor,FET)包含栅极介电层、形成于栅极介电层上的二维通道层以及栅极电极。二维通道层包含主体区(body region)，其具有第一侧边与相对于第一侧边的第二侧边，主体区为场效晶体管的通道。二维通道层还包含每个从主体区的第一侧边突出的第一指区域与每个从主体区的第二侧边突出的第二指区域。源极电极覆盖第一指区域，而漏极电极覆盖第二指区域。

公开(公告)号：CN104779165B

公开(公告)日：2018-02-16

申请号：CN201410383797.8

申请日：2014-08-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘继文 ,  王昭雄

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L27/0886 ,  H01L21/823431 ,  H01L21/84 ,  H01L27/1207 ,  H01L27/1211

Abstract: 本发明提供了用于制造具有不同阈值电压的FinFET的系统和方法。本发明提供了用于在衬底上制造半导体器件结构的系统和方法。在衬底上形成第一鳍结构。在衬底上形成第二鳍结构。在第一鳍结构和第二鳍结构上形成第一半导体材料。在第一鳍结构和第二鳍结构上的第一半导体材料上形成第二半导体材料。氧化第一鳍结构上的第一半导体材料以形成第一氧化物。去除第一鳍结构上的第二半导体材料。在第一鳍结构上形成第一介电材料和第一电极。在第二鳍结构上形成第二介电材料和第二电极。

公开(公告)号：CN107591332A

公开(公告)日：2018-01-16

申请号：CN201610910128.0

申请日：2016-10-19

Applicant: 台湾积体电路制造股份有限公司 ,  陈敏璋

Inventor： 陈敏璋 ,  刘继文 ,  郑柏贤

IPC: H01L21/336 ,  H01L29/10

CPC classification number: H01L29/78696 ,  H01L21/32051 ,  H01L29/24 ,  H01L29/66742 ,  H01L29/66795 ,  H01L29/66969 ,  H01L29/7851 ,  H01L29/7866 ,  H01L29/78681

Abstract: 一种制造金属通道元件的方法，包含：形成金属层于基材上，金属层透过原子层沉积技术而形成且具有第一厚度；形成绝缘层于金属层上；形成栅极接触层于绝缘层上；处理已形成的栅极接触层、绝缘层与金属层以移除栅极接触层、绝缘层与金属层不位于源极-漏极区上的部分，金属层位于源极-漏极区上的剩余部分具有第二厚度，第二厚度小于第一厚度；以及形成源极与漏极金属接触于金属层的剩余部分。

公开(公告)号：CN107230701A

公开(公告)日：2017-10-03

申请号：CN201710173047.1

申请日：2017-03-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 简昭欣 ,  刘继文 ,  周承翰

IPC: H01L29/06 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/0688 ,  H01L29/42316 ,  H01L29/66409

Abstract: 一种半导体器件包括包含在第一方向上延伸且从衬底层突出的鳍结构的Fin FET器件。鳍结构包括在衬底层上形成的块状应力源层和在块状应力源层上方设置的沟道层。在衬底层上形成远离沟道层延伸的氧化物层。源极‑漏极(SD)应力源结构设置在所述氧化物层上方、所述沟道层的侧壁上。包括栅电极层和栅极介电层的栅极堆叠件覆盖沟道层的部分以及在垂直于所述第一方向的第二方向上延伸。本发明涉及半导体集成电路，且更具体地涉及具有全环式接触件结构的半导体器件及其制造工艺。

公开(公告)号：CN107017252A

公开(公告)日：2017-08-04

申请号：CN201610916350.1

申请日：2016-10-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  叶凌彦 ,  刘继文 ,  张智胜 ,  杨育佳

IPC: H01L27/088 ,  H01L29/10 ,  H01L21/8234

Abstract: 本发明实施例提供了一种半导体结构。该半导体结构包括鳍有源区域，形成在半导体衬底上并且横跨在第一浅沟槽隔离(STI)部件的第一侧壁和第二STI部件的第二侧壁之间；第一导电类型的抗穿通(APT)部件；以及第一导电类型的沟道材料层，设置在APT部件上并且具有小于第一掺杂浓度的第二掺杂浓度。APT部件形成在鳍有源区域上、横跨在第一侧壁和第二侧壁之间并且具有第一掺杂浓度。