一种传输线和电子设备
    1.
    发明授权

    公开(公告)号:CN114759332B

    公开(公告)日:2024-05-17

    申请号:CN202210349903.5

    申请日:2022-04-02

    IPC分类号: H01P3/08

    摘要: 本发明实施例提供了一种传输线和电子设备,该传输线包括:第一介质层,第一介质层上设置有第一信号线和接地面,接地面设置于第一信号线的两侧,至少一个第二介质层,第二介质层上设置有第二信号线,其中,第一介质层和第二介质层为柔性介质层,并且第一介质层和第二介质层之间设置有空气层,第一信号线用于传输射频信号,第二信号线用于传输数字信号,可满足射频信号和数字信号同时传输,第二信号线以第一介质层之间设置有空气层,减少了第一介质层和第二介质层之间互相挤压产生的应力,有利于传输线的弯折,第二信号线可以第一介质层上的接地面作为参考地,而无需在第二介质层设置接地面,可提升传输线的弯折性能。

    一种5G高频LCP材料埋嵌精细线路的加工方法

    公开(公告)号:CN116321812A

    公开(公告)日:2023-06-23

    申请号:CN202310141503.X

    申请日:2023-02-20

    IPC分类号: H05K3/46 H05K3/06 H05K3/18

    摘要: 本发明属于线路成型技术领域,提供一种5G高频LCP材料埋嵌精细线路的加工方法,包括以下步骤:S1、在介质表面进行真空磁控溅射,在介质表面沉积一层晶种层;S2、在晶种层上进行线路电镀,制得精细线路层;S3、将带有精细线路层的介质与LCP基材叠合,并进行高温压合,使得LCP基材填入所述精细线路层的间隙中;S4、去除介质;随后,去除晶种层,获得半埋嵌线路LCP;S5、重复所述步骤S1‑所述步骤S4,获取两个所述半埋嵌线路LCP,分别为第一半埋嵌线路LCP和第二半埋嵌线路LCP;S6、将所述第一半埋嵌线路LCP和第二半埋嵌线路LCP进行叠合,并进行高温压合处理,从而获得埋嵌入LCP材料中的精细线路结构。本发明有利于降低精细化线路结构的传输损耗。

    一种大功率模组递进式层压设备

    公开(公告)号:CN115360124A

    公开(公告)日:2022-11-18

    申请号:CN202211049164.4

    申请日:2022-08-30

    IPC分类号: H01L21/67

    摘要: 本发明涉及一种递进式层压设备,尤其涉及一种大功率模组递进式层压设备。本发明提供一种具有限位功能的大功率模组递进式层压设备。本发明提供了这样一种大功率模组递进式层压设备,包括有安装架、第一气缸、导杆和热压机,安装架上部中间位置固定设置有第一气缸,安装架上部前后两侧均左右对称滑动式设置有导杆,四根导杆底端之间固定设置有热压机,第一气缸的伸缩杆底端与热压机连接。通过固定板向下移动使得第一接触架依次与通孔进行配合,不断挤压触发器使得第一气缸的伸缩杆伸长的力度不断进行增加,从而实现了对大功率模组进行递进式压层,在限位架的作用下能够对大功率模组进行限位,防止大功率模组发生位移。

    一种耐离子迁移胶粘剂及其制备方法与应用

    公开(公告)号:CN115851179A

    公开(公告)日:2023-03-28

    申请号:CN202211682635.5

    申请日:2022-12-26

    摘要: 本发明涉及一种耐离子迁移胶粘剂及其制备方法与应用。所述耐离子迁移胶粘剂的配方按重量份计,包括如下的原料组分:丙烯酸酯类单体10‑100150份;功能单体1.50.5‑26份;引发剂0.2‑2.0份;溶剂150‑600份。所述耐离子迁移聚酰亚胺覆盖膜,由耐离子迁移胶粘剂均匀涂覆在聚酰亚胺薄膜上烘干即得。本发明的耐离子迁移胶粘剂为聚丙烯酸酯类树脂溶液,由于不含任何离子化合物,特别是卤素离子,从而大幅提升材料的耐离子迁移能力。另外,该胶粘剂不含羟基、羧基或氨基等活泼氢,降低材料的吸水性,提高覆盖膜的耐离子迁移性能。本发明所述胶粘剂与聚酰亚胺薄膜制备成覆盖膜后,同样有助于提升耐离子迁移能力,可用于新能源汽车柔性线路板(FPC)的生产。

    多层线路板
    5.
    发明公开
    多层线路板 审中-实审

    公开(公告)号:CN115720418A

    公开(公告)日:2023-02-28

    申请号:CN202211503951.1

    申请日:2022-11-28

    IPC分类号: H05K3/46

    摘要: 本发明涉及集成电路技术领域,公开了一种多层线路板。该多层线路板由多层载板组成,多层线路板包括至少一个贯通孔,贯通孔连通多层线路板的上下两面,贯通孔由开设于多层载板上的叠孔叠设构成;贯通孔为多段孔,包括至少两个错位设置的分段,相邻两个分段间通过带状线相连。本发明所提供的多层线路板,单层载板打孔的叠孔能够获得更小的孔径,叠孔的焊盘小,能够减小路板的寄生电容和寄生电感;同时,通过将贯通孔分成多段孔,截断大的寄生电感为多段小的寄生电感,中间用带状线相连,这种匹配可以减小贯通孔整体寄生电感的影响;而且,叠孔的焊盘小,反焊盘小,可节省载板面积,能够适用于管脚间距小的芯片和器件封装。

    插入损耗低且剥离强度大的PCB及其制作方法

    公开(公告)号:CN111050466A

    公开(公告)日:2020-04-21

    申请号:CN201911410839.1

    申请日:2019-12-31

    IPC分类号: H05K1/02 H05K3/38 H05K3/46

    摘要: 本发明公开了插入损耗低且剥离强度大的PCB及其制作方法,该PCB包括:第一板体和第二板体;第一板体包括第一绝缘层、线路层和第一地层,线路层和第一地层分别设置在第一绝缘层的两面上;线路层包括信号线和位于信号线两侧的地板,还设有隔绝间隙将信号线与地板之间分隔开;信号线的表面平坦设置;地板具有表面粗糙的粗糙区;第二板体包括第二绝缘层和设置在第二绝缘层一面上的第二地层,第二绝缘层的另一面与第一板体的线路层粘接固定;地板分别与第一地层、第二地层相连通。本发明提供的插入损耗低且剥离强度大的PCB及其制作方法,能够保持金属线平坦度较低,降低插入损耗,并且同时能够保持较强的剥离强度,保证其耐焊性,可靠性。

    一种新型埋入式电路板的制作方法

    公开(公告)号:CN104320925B

    公开(公告)日:2018-01-19

    申请号:CN201410572515.9

    申请日:2014-10-23

    发明人: 徐青松 王玲

    IPC分类号: H05K3/30

    摘要: 本发明涉及到印制电路板技术领域,为解决现有技术下埋入式电路板开槽不便且难以减小厚度的问题,本发明公开了一种新型埋入式电路板的制作方法。包括以下步骤:S1、在绝缘板上冲压出凹槽;S2、将电子元件固定安装在凹槽内;S3、在绝缘板表面制作导电层;S4、在导电层上制作图形电路。本技术方案公开的制作方法通过优化电路板结构,改变制作步骤,使得埋入式电路板的生产中开槽更为简便,电路板的整体厚度得以减小。

    一种多层FPC的层间对准度测量方法

    公开(公告)号:CN118574338A

    公开(公告)日:2024-08-30

    申请号:CN202410617739.0

    申请日:2024-05-17

    IPC分类号: H05K3/46 G01B11/00

    摘要: 本发明提供一种多层FPC的层间对准度测量方法,包括步骤S1、提供多个线路板,该线路板上具有第一开窗和靶标圆环,从俯视方向看,所述靶标圆环位于所述第一开窗区域内,所述多个线路板的靶标圆环的直径不同;S2、将多个线路板进行叠板得到多层FPC板,使所述靶标圆环按照直径由大致小依次排列,使叠板后,每一层线路板的靶标圆环均能够通过上一层线路板的第一开窗观察到;S3、将制备得到的多层FPC板置于测试台上,使用影像测量仪器测量所述靶标圆环的对准度数据,得到相邻叠层线路板上的两个所述靶标圆环之间的间距数据,根据得到的间距数据,从而判断叠层线路板之间的对准度情况。

    一种气密性好的刚挠结合板及其制备方法

    公开(公告)号:CN117015138A

    公开(公告)日:2023-11-07

    申请号:CN202310975013.X

    申请日:2023-08-03

    IPC分类号: H05K1/02 H05K1/14 H05K3/46

    摘要: 本发明提供一种气密性好的刚挠结合板及其制备方法,刚挠结合板包括结合板本体,结合板本体的顶面和底面均为挠性基板,两个挠性基板之间设有刚性基板,挠性基板和刚性基板之间涂覆有粘胶层,挠性基板和刚性基板通过压合成型,刚性基板的外层为呈网格状的铜层,使得粘胶层将挠性基板分别与刚性基板内层的刚性基材以及刚性基板外层的铜层直接接触粘合。

    一种插损计算模型构建方法、装置、设备及存储介质

    公开(公告)号:CN116401859A

    公开(公告)日:2023-07-07

    申请号:CN202310341613.0

    申请日:2023-03-31

    发明人: 齐伟 潘丽 王玲 白杨

    摘要: 本发明公开了一种插损计算模型构建方法、装置、设备及存储介质。方法包括:获取胶膜层的介质损耗因子,在胶膜层的两侧形成表面处理后的金属箔,得到第一电路板前体,利用第一电路板前体制作第一微带线,并测量第一微带线的插损,将第一微带线的插损和胶膜层的介质损耗因子代入粗糙度计算模型中计算表面处理后的金属箔的等效粗糙度,基于第二金属箔的等效粗糙度构建插损计算模型,由于等效粗糙度用于表征粗糙度和表面处理对插损的影响,从而基于第二金属箔的等效粗糙度构建插损计算模型能够对金属箔表面的插损影响进行精确描述,提高插损计算模型的准确度。