处理半导体衬底的方法和装置
    1.
    发明公开

    公开(公告)号:CN118519315A

    公开(公告)日:2024-08-20

    申请号:CN202410079218.4

    申请日:2018-05-15

    摘要: 本文描述了用于在光刻图案化的衬底上执行与深宽比有关的沉积和与深宽比无关的蚀刻的循环的方法和装置。方法适合于减少通过光刻形成和部分形成的特征之间的特征深度和/或深宽比的变化,一些部分形成的特征由于随机效应而部分形成。方法和装置适合于在极紫外光刻之后处理具有光致抗蚀剂的衬底。一些方法涉及通过等离子体增强化学气相沉积进行的沉积以及通过原子层蚀刻进行的定向蚀刻的循环。

    消除光刻中随机数的收率影响

    公开(公告)号:CN110892509B

    公开(公告)日:2024-02-09

    申请号:CN201880046648.9

    申请日:2018-05-15

    摘要: 本文描述了用于在光刻图案化的衬底上执行与深宽比有关的沉积和与深宽比无关的蚀刻的循环的方法和装置。方法适合于减少通过光刻形成和部分形成的特征之间的特征深度和/或深宽比的变化,一些部分形成的特征由于随机效应而部分形成。方法和装置适合于在极紫外光刻之后处理具有光致抗蚀剂的衬底。一些方法涉及通过等离子体增强化学气相沉积进行的沉积以及通过原子层蚀刻进行的定向蚀刻的循环。

    交替蚀刻与钝化工艺
    4.
    发明授权

    公开(公告)号:CN114270479B

    公开(公告)日:2022-10-11

    申请号:CN202080056237.5

    申请日:2020-06-22

    IPC分类号: H01L21/3065

    摘要: 在半导体设备制造中使用氧化锡膜作为间隔物及硬掩模。在一种方法中,需要在暴露的含硅层,例如SiOC、SiON、SiONC、非晶硅、SiC、或SiN存在时选择性地蚀刻锡氧化物层(如间隔物基脚)。为了减少对含硅层的损伤,工艺涉及使含硅层相对于锡氧化物蚀刻化学物质钝化、蚀刻氧化锡、以及以交替方式重复钝化与蚀刻。例如,钝化与蚀刻可各自进行介于2‑50次之间的次数。在一实现方案中,通过利用在等离子体中受到活化的含氧反应物处理衬底而进行钝化,并且氧化锡蚀刻是由基于氯的化学物质(如使用Cl2与BCl3的混合物)执行的。

    半导体器件制造中的氧化锡膜
    7.
    发明公开

    公开(公告)号:CN118335604A

    公开(公告)日:2024-07-12

    申请号:CN202410274445.2

    申请日:2018-02-13

    IPC分类号: H01L21/311

    摘要: 在半导体器件制造中,氧化锡膜用作间隔物和硬掩模。在一种方法中,在衬底上的突出特征的侧壁和水平表面上共形地形成氧化锡层。然后在侧壁上的氧化锡上形成钝化层,氧化锡然后从突出特征的水平表面去除,而不在突出特征的侧壁处去除。然后去除突出特征的材料,同时留下驻留在突出特征的侧壁处的氧化锡,从而形成氧化锡间隔物。基于氢的干蚀刻化学物质和基于氯的干蚀刻化学物质用于在各种材料存在下选择性地蚀刻氧化锡。在另一种方法中,通过在未图案化的氧化锡上形成图案化的层并将图案转移到氧化锡上而在衬底上形成图案化的氧化锡硬掩模层。