公开(公告)号：CN104037079B

公开(公告)日：2017-06-13

申请号：CN201410076345.5

申请日：2014-03-04

申请人： 格罗方德半导体公司

发明人： J·亨治尔 ,  S·弗莱克豪斯基 ,  R·里克特 ,  N·萨赛特

IPC分类号： H01L21/311 ,  H01L21/8238

CPC分类号： H01L21/823814 ,  H01L21/823807 ,  H01L21/823864 ,  H01L29/665 ,  H01L29/66575 ,  H01L29/7833 ,  H01L29/7847

摘要： 本发明涉及应力记忆工艺，公开一种方法，其包括提供一种包括设置在半导体区域上方的栅极结构的半导体结构。进行离子注入制程，其非晶化邻近该栅极结构的该半导体区域的第一部分及邻近该栅极结构的该半导体区域的第二部分，以使第一非晶区域及第二非晶区域在邻近该栅极结构处形成。进行原子层沉积制程，其在该半导体结构上方沉积具有内部应力的材料层，且选定进行该原子层沉积制程的至少一部分的温度及该原子层沉积制程的至少一部分的持续时间，以使该第一非晶区域及该第二非晶区域在该原子层沉积制程期间重新结晶。

公开(公告)号：CN104425232A

公开(公告)日：2015-03-18

申请号：CN201410454065.3

申请日：2014-09-05

申请人： 格罗方德半导体公司

发明人： R·博施克 ,  S·弗莱克豪斯基 ,  M·凯斯勒

IPC分类号： H01L21/28

CPC分类号： H01L21/823835 ,  H01L21/823443

摘要： 本发明涉及半导体设备的硅化，提供一种用于执行栅极电极的硅化的方法，其包括：在同一个半导体基板上形成半导体设备以及具有被帽盖层覆盖的第一栅极电极的第一晶体管，形成有机平坦化层(OPL)于该第一晶体管及该半导体设备上，回蚀刻该OPL使得该OPL的上表面位准低于该帽盖层的上表面位准，形成覆盖该半导体设备而不覆盖该第一晶体管的掩模层，在该经回蚀刻的OPL及该掩模层存在时移除该帽盖层，以及执行该第一栅极电极的硅化。

公开(公告)号：CN104377169A

公开(公告)日：2015-02-25

申请号：CN201410397510.7

申请日：2014-08-13

申请人： 格罗方德半导体公司

发明人： S·弗莱克豪斯基 ,  G·斯彻特茨施 ,  J·亨治尔

IPC分类号： H01L21/8238

摘要： 本发明涉及栅极先制的高介电常数金属栅极方法所形成的全硅化栅极，当形成场效晶体管时，一个常见的问题是在栅极电极中的金属薄膜和形成在其上的半导体材料(通常是多晶硅)之间的接口处形成的萧特基障壁(Schottky barrier)。本领域中所习知的全硅化栅极可克服这个问题。然而，该源极和漏极区域以及该栅极电极的硅化通常是同时实行，从而阻碍全硅化栅极的形成。本发明所请求的方法提出了二个连续的硅化工艺，他们相对于彼此地分离(decoupled)。在第一硅化工艺中，形成金属硅化物来形成和源极和漏极区域的接口而不影响该栅极电极。在第二硅化工艺中，形成具有和该栅极电极的接口的金属硅化物层而不影响该晶体管的源极和漏极区域。

公开(公告)号：CN104051469A

公开(公告)日：2014-09-17

申请号：CN201410098111.0

申请日：2014-03-17

申请人： 格罗方德半导体公司

发明人： 瑞卡多·帕罗·米卡诺 ,  S·弗莱克豪斯基

IPC分类号： H01L27/115 ,  G11C16/06

CPC分类号： H01L27/11521 ,  G11C16/0433 ,  G11C16/045 ,  H01L27/11558 ,  H01L29/0649 ,  H01L29/42324 ,  H01L29/4916

摘要： 本发明涉及一种集成电路及操作具有非挥发性存储器的集成电路的方法，其中，提供集成电路及用于制造集成电路的方法。在示范具体实施例中，集成电路包含掺杂第一导电性决定杂质的半导体基板。该半导体基板中已形成：第一阱，掺杂与该第一导电性决定杂质不同的第二导电性决定杂质；第二阱，形成于该第一阱内以及掺杂该第一导电性决定杂质；以及第三阱，与该第一及该第二阱隔开以及掺杂该第一导电性决定杂质。该集成电路进一步包括浮动栅极结构，形成于该半导体基板上方。该浮动栅极结构包括：第一栅极组件，配置于该第二阱上方以及用介电层与该第二阱分离；第二栅极组件，配置于该第三阱上方以及用该介电层与该第三阱分离；以及传导连接件。

公开(公告)号：CN103824777A

公开(公告)日：2014-05-28

申请号：CN201310572044.7

申请日：2013-11-15

申请人： 格罗方德半导体公司

发明人： J·亨治尔 ,  S·弗莱克豪斯基 ,  R·伊尔根

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/08

CPC分类号： H01L21/2257 ,  H01L21/84 ,  H01L21/845 ,  H01L27/1203 ,  H01L27/1211 ,  H01L29/66545 ,  H01L29/66628 ,  H01L29/66477 ,  H01L21/28008 ,  H01L29/0847 ,  H01L29/78

摘要： 本发明涉及使用经掺杂的凸起源极和漏极区的源极和漏极掺杂，一种方法包含提供含有基底、位于基底上的电绝缘层以及位于电绝缘层上的半导体特征的半导体结构。栅极结构是形成于半导体特征上。经原位掺杂的半导体材料是沉积在半导体特征相邻栅极结构的部位上。掺质是从经原位掺杂的半导体材料扩散到半导体特征相邻栅极结构的部位内，进入半导体特征相邻栅极结构的部位的掺质的扩散在半导体特征中形成经掺杂的源极和漏极区。

公开(公告)号：CN103390586A

公开(公告)日：2013-11-13

申请号：CN201310164767.3

申请日：2013-05-07

申请人： 格罗方德半导体公司

发明人： J·亨治尔 ,  S·拜尔 ,  O·卡伦西 ,  S·弗莱克豪斯基

IPC分类号： H01L21/8238 ,  H01L21/336 ,  H01L27/092 ,  H01L29/78 ,  H01L29/08

CPC分类号： H01L21/823412 ,  H01L21/823418 ,  H01L21/823425 ,  H01L21/823468 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823864 ,  H01L29/1045 ,  H01L29/41783 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

摘要： 本发明涉及形成具有提升式源极和漏极区的半导体设备的方法及对应的半导体设备，所述形成具有提升式源极和漏极区的半导体设备是通过：形成柵极电极结构于半导体基板上，形成在该柵极电极结构旁边的第一间隔体结构，在该柵极电极结构两侧形成于该半导体基板的暴露表面上方的半导体层结构借此形成对于该半导体基板的该暴露表面向该柵极电极下斜的层部，以及形成于该第一间隔体结构上方的第二间隔体结构，其中该第二间隔体结构覆盖该下斜层部的至少一部分。

公开(公告)号：CN103208423A

公开(公告)日：2013-07-17

申请号：CN201310011190.2

申请日：2013-01-11

申请人： 格罗方德半导体公司

发明人： T·巴利道夫 ,  A·魏 ,  T·赫尔曼 ,  S·弗莱克豪斯基 ,  R·伊尔根

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/06

CPC分类号： H01L29/66545 ,  H01L29/66795 ,  H01L29/7846 ,  H01L29/785

摘要： 本发明涉及一种基于应变的隔离材料的三维晶体管应变工程技术，在三维晶体管组态中，至少在漏极及源极区中提供一应变诱发隔离材料，借此诱发一应变，特别是在三维晶体管的PN接面处或其附近。在此情形下，可实现优异的晶体管效能，然而在一些示范具体实施例中，甚至相同类型的内部受应力隔离材料可导致P型沟道晶体管与N型沟道晶体管有优异的晶体管效能。

公开(公告)号：CN102956449A

公开(公告)日：2013-03-06

申请号：CN201210303644.9

申请日：2012-08-23

申请人： 格罗方德半导体公司

发明人： T·巴尔道夫 ,  A·魏 ,  T·赫尔曼 ,  S·弗莱克豪斯基 ,  R·伊尔根

IPC分类号： H01L21/266 ,  H01L21/28 ,  H01L21/336 ,  H01L29/423 ,  H01L29/78

CPC分类号： H01L29/785 ,  H01L21/823431 ,  H01L27/0886

摘要： 当在共同制造顺序中形成精密的多栅极晶体管及平面型晶体管时，通过在半导体鳍片的角落区域中选择性加入掺杂物种，可故意使该等多栅极晶体管的阈值电压特性“降级”，由此多栅极晶体管与平面型晶体管的阈值电压特性可得到优异的调配。在较佳具体实施例中，可通过利用硬掩膜来实现掺杂物种的加入，它也可用来图案化自对准的半导体鳍片。

公开(公告)号：CN104299912B

公开(公告)日：2018-04-17

申请号：CN201410344960.X

申请日：2014-07-18

申请人： 格罗方德半导体公司

发明人： G·斯彻特茨施 ,  S·弗莱克豪斯基 ,  D·松玛

IPC分类号： H01L21/336 ,  H01L29/06 ,  H01L29/78 ,  H01L29/08

CPC分类号： H01L27/1211 ,  H01L21/2254 ,  H01L21/823431 ,  H01L27/0924 ,  H01L29/0847 ,  H01L29/66553 ,  H01L29/6659 ,  H01L29/66803 ,  H01L29/7834 ,  H01L29/785

摘要： 本发明涉及在先进多栅极装置中的高度共形延伸掺杂。本发明提供形成半导体装置的各种态样的方法，用于形成半导体装置结构的方法、半导体装置和半导体装置结构。在本文的例示实施例中，栅极结构形成在设置在基板表面上的半导体材料的非平面表面部分之上。已掺杂间隔物形成材料形成在该栅极结构和该半导体材料之上且结合在该已掺杂间隔物形成材料中的掺杂剂扩散到靠近该半导体材料表面的半导体材料中以形成源极/漏极延伸区域。所制造的半导体装置可以是多栅极装置，以及，举例而言，包含finFET及/或wireFET。

公开(公告)号：CN104051469B

公开(公告)日：2017-04-12

申请号：CN201410098111.0

申请日：2014-03-17

申请人： 格罗方德半导体公司

发明人： 瑞卡多·帕罗·米卡诺 ,  S·弗莱克豪斯基

IPC分类号： H01L27/115 ,  G11C16/06

CPC分类号： H01L27/11521 ,  G11C16/0433 ,  G11C16/045 ,  H01L27/11558 ,  H01L29/0649 ,  H01L29/42324 ,  H01L29/4916

摘要： 本发明涉及一种集成电路及操作具有非挥发性存储器的集成电路的方法，其中，提供集成电路及用于制造集成电路的方法。在示范具体实施例中，集成电路包含掺杂第一导电性决定杂质的半导体基板。该半导体基板中已形成：第一阱，掺杂与该第一导电性决定杂质不同的第二导电性决定杂质；第二阱，形成于该第一阱内以及掺杂该第一导电性决定杂质；以及第三阱，与该第一及该第二阱隔开以及掺杂该第一导电性决定杂质。该集成电路进一步包括浮动栅极结构，形成于该半导体基板上方。该浮动栅极结构包括：第一栅极组件，配置于该第二阱上方以及用介电层与该第二阱分离；第二栅极组件，配置于该第三阱上方以及用该介电层与该第三阱分离；以及传导连接件。