一种改进的差分架构SONOS Flash存储单元及存储器

    公开(公告)号:CN108711442A

    公开(公告)日:2018-10-26

    申请号:CN201810089420.X

    申请日:2018-01-30

    申请人: 苏州大学

    IPC分类号: G11C16/26 G11C16/04 G11C16/34

    摘要: 本发明公开了一种改进的差分架构SONOS Flash存储单元及存储器,该存储单元包括差分对称分布的两个完全相同的SONOS晶体管M1和SONOS晶体管M2,所述SONOS晶体管M1和SONOS晶体管M2的栅极相连,作为整个存储单元的字线;所述SONOS晶体管M1和SONOS晶体管M2的漏极分别连接存储单元的两根源线SL1和SL2;所述SONOS晶体管M1和SONOS晶体管M2的源极分别作为存储单元的两根位线BL1和BL2,并作为一组差分对输入到灵敏放大器中;还包括跨接在所述SONOS晶体管M1和SONOS晶体管M2的栅极的公共端与源线SL1和SL2的公共端之间的PBTI恢复电路。本发明能够有效避免采用基准电路带来的不匹配问题,极大地提高读取的稳定性,同时能够减少PBTI的影响。

    存储器及其擦除、编程和读取方法

    公开(公告)号:CN104464810B

    公开(公告)日:2017-06-30

    申请号:CN201410854986.9

    申请日:2014-12-30

    发明人: 杨光军

    IPC分类号: G11C16/14 G11C16/10 G11C16/26

    摘要: 一种存储器及其擦除、编程和读取方法,其中,所述第一隔离单元和第二隔离单元均与所述存储单元的结构相同;所述存储单元的第一掺杂区连接所述第一位线,所述存储单元的第二掺杂区连接所述第二位线;所述第一隔离单元的第二掺杂区连接所述第一位线,所述第二隔离单元的第一掺杂区连接所述第二位线;所述第一隔离单元的第一掺杂区作为所述第一隔离单元的连接端,所述第一隔离单元的第一控制栅结构和第二控制栅结构连接在一起作为所述第一隔离单元的控制端;所述第二隔离单元的第二掺杂区作为所述第二隔离单元的连接端,所述第二隔离单元的第一控制栅结构和第二控制栅结构连接在一起作为所述第二隔离单元的控制端。