-
公开(公告)号：CN101199024A
公开(公告)日：2008-06-11
申请号：CN200680009994.7
申请日：2006-03-29
申请人： 桑迪士克股份有限公司
发明人： 东谷正昭
CPC分类号： G11C16/3445 , G11C8/08 , G11C11/5628 , G11C11/5635 , G11C16/0483 , G11C16/08 , G11C16/12 , G11C16/16 , G11C16/3404 , G11C16/3409 , G11C16/345 , G11C16/3454 , G11C16/3468 , G11C16/3472 , G11C16/3477 , G11C2211/5621 , G11C2216/18
摘要： 在擦除操作期间改变施加至非易失性存储器系统的存储器单元的电压条件，以使选择存储器单元与所述系统中当前正被擦除的其它存储器单元的擦除行为均衡化。所改变的条件可补偿NAND串内的电容性耦合电压。在偏置NAND串以进行擦除操作并开始施加擦除电压脉冲后，可使一个或一个以上内部存储器单元的字线浮动。通过使所选内部字线浮动，在耦合至其的单元的隧道电介质区域上所形成的峰值擦除电位从其正常电平降低。因此，这些单元的擦除速率被减慢以大致匹配所述串中较慢擦除的末端存储器单元。可在不同的时间使不同的字线浮动以使不同存储器单元的擦除行为改变不同的量。
-
公开(公告)号：CN101199024B
公开(公告)日：2010-09-01
申请号：CN200680009994.7
申请日：2006-03-29
申请人： 桑迪士克股份有限公司
发明人： 东谷正昭
CPC分类号： G11C16/3445 , G11C8/08 , G11C11/5628 , G11C11/5635 , G11C16/0483 , G11C16/08 , G11C16/12 , G11C16/16 , G11C16/3404 , G11C16/3409 , G11C16/345 , G11C16/3454 , G11C16/3468 , G11C16/3472 , G11C16/3477 , G11C2211/5621 , G11C2216/18
摘要： 在擦除操作期间改变施加至非易失性存储器系统的存储器单元的电压条件，以使选择存储器单元与所述系统中当前正被擦除的其它存储器单元的擦除行为均衡化。所改变的条件可补偿NAND串内的电容性耦合电压。在偏置NAND串以进行擦除操作并开始施加擦除电压脉冲后，可使一个或一个以上内部存储器单元的字线浮动。通过使所选内部字线浮动，在耦合至其的单元的隧道电介质区域上所形成的峰值擦除电位从其正常电平降低。因此，这些单元的擦除速率被减慢以大致匹配所述串中较慢擦除的末端存储器单元。可在不同的时间使不同的字线浮动以使不同存储器单元的擦除行为改变不同的量。
-
公开(公告)号：CN101099236A
公开(公告)日：2008-01-02
申请号：CN200580043383.X
申请日：2005-12-19
申请人： 桑迪士克股份有限公司
IPC分类号： H01L21/8247 , H01L27/105
CPC分类号： H01L27/11526 , H01L27/105 , H01L27/11546
摘要： 本发明提供一种在单个衬底上一起制造存储器阵列和外围电路的方法，所述方法在所述衬底的所有区上形成介电层(302)、浮动栅极层(306)、层间电介质(308)和掩模层(310)。在已形成自对准浅沟槽隔离结构(STI)之后，从所述外围区去除这些层，且在所述外围区中根据这些区中电路的电压而形成具有不同厚度的电介质(640、860)。在所述存储器阵列和所述外围电路上方形成导电层(970)，以在所述存储器阵列中形成控制栅极并在所述外围区中形成栅电极。
-
公开(公告)号：CN101288164B
公开(公告)日：2011-03-30
申请号：CN200680036254.2
申请日：2006-10-10
申请人： 桑迪士克股份有限公司
IPC分类号： H01L21/762 , H01L21/8239 , H01L21/8247 , H01L21/311 , H01L27/115 , H01L27/105
CPC分类号： H01L27/11526 , H01L21/31111 , H01L21/3212 , H01L27/105 , H01L27/1052 , H01L27/115 , H01L27/11531
摘要： 一种非易失性存储器形成为在浮动栅极之间具有浅沟槽隔离结构且具有在浮动栅极之间在浅沟槽隔离电介质被蚀刻处延伸的控制栅极。使用离子植入以产生与下伏电介质相比具有高蚀刻速率的介电层来实现对蚀刻深度的控制。导电层在植入期间上覆于衬底上。在存储器阵列中具有小多晶硅特征且在外围区域中具有大多晶硅特征的衬底是使用所述外围区域中的突出部以及在突出部被移除时停止的软化学机械抛光步骤而经准确平面化的。
-
公开(公告)号：CN101194323B
公开(公告)日：2010-06-16
申请号：CN200680016299.3
申请日：2006-05-11
申请人： 桑迪士克股份有限公司
CPC分类号： G11C16/3418
摘要： 对非易失性存储器系统进行编程以便降低或避免编程干扰。根据一个实施例，针对单个非易失性存储器系统采用多种编程抑制方案。基于正被编程的字线来选择编程抑制方案。已经发现某些编程抑制方案能较好地最小化或消除选择字线处的编程干扰。在一个实施例中，选择编程抑制方案包括选择编程电压脉冲斜坡率。已经发现不同的斜坡率能在应用于选择字线时较好地最小化编程干扰。在另一实施例中，在编程操作之前或期间检测存储器系统的温度。可基于所述系统的温度来选择编程抑制方案。
-
公开(公告)号：CN100428440C
公开(公告)日：2008-10-22
申请号：CN200480013991.1
申请日：2004-05-03
申请人： 桑迪士克股份有限公司
IPC分类号： H01L21/764 , H01L27/115 , H01L21/8247
摘要： 形成具有相邻电荷存储元件的快闪EEPROM或其它类型的存储单元阵列，这些相邻电荷存储元件之间具有充气空隙，以便降低存储元件之间的电容耦合程度，进而降低电荷存储元件之间的交叉耦合，并减少从该阵列中读取的数据内存在的产生误差。
-
公开(公告)号：CN101288164A
公开(公告)日：2008-10-15
申请号：CN200680036254.2
申请日：2006-10-10
申请人： 桑迪士克股份有限公司
IPC分类号： H01L21/762 , H01L21/8239 , H01L21/8247 , H01L21/311 , H01L27/115 , H01L27/105
CPC分类号： H01L27/11526 , H01L21/31111 , H01L21/3212 , H01L27/105 , H01L27/1052 , H01L27/115 , H01L27/11531
摘要： 一种非易失性存储器形成为在浮动栅极之间具有浅沟槽隔离结构且具有在浮动栅极之间在浅沟槽隔离电介质被蚀刻处延伸的控制栅极。使用离子植入以产生与下伏电介质相比具有高蚀刻速率的介电层来实现对蚀刻深度的控制。导电层在植入期间上覆于衬底上。在存储器阵列中具有小多晶硅特征且在外围区域中具有大多晶硅特征的衬底是使用所述外围区域中的突出部以及在突出部被移除时停止的软化学机械抛光步骤而经准确平面化的。
-
公开(公告)号：CN101194323A
公开(公告)日：2008-06-04
申请号：CN200680016299.3
申请日：2006-05-11
申请人： 桑迪士克股份有限公司
CPC分类号： G11C16/3418
摘要： 对非易失性存储器系统进行编程以便降低或避免编程干扰。根据一个实施例，针对单个非易失性存储器系统采用多种编程抑制方案。基于正被编程的字线来选择编程抑制方案。已经发现某些编程抑制方案能较好地最小化或消除选择字线处的编程干扰。在一个实施例中，选择编程抑制方案包括选择编程电压脉冲斜坡率。已经发现不同的斜坡率能在应用于选择字线时较好地最小化编程干扰。在另一实施例中，在编程操作之前或期间检测存储器系统的温度。可基于所述系统的温度来选择编程抑制方案。
-
公开(公告)号：CN101147258A
公开(公告)日：2008-03-19
申请号：CN200580042256.8
申请日：2005-12-15
申请人： 桑迪士克股份有限公司
IPC分类号： H01L27/115 , H01L27/105 , H01L21/8247
CPC分类号： H01L27/11526 , H01L27/105 , H01L27/115 , H01L27/11546
摘要： 本发明提供一种工艺，所述工艺提供用于存储器阵列和用于与所述存储器阵列在同一衬底上的某些外围电路的具有第一厚度的栅极介电层。高压外围电路具备具有第二厚度的栅极介电层。低压外围电路具备具有第三厚度的栅极介电层。所述工艺为栅极介电层提供保护以免受后续工艺步骤的影响。浅沟槽隔离使存储器阵列单元极小，因此提供高存储密度。
-
公开(公告)号：CN1791974A
公开(公告)日：2006-06-21
申请号：CN200480013991.1
申请日：2004-05-03
申请人： 桑迪士克股份有限公司
IPC分类号： H01L21/764 , H01L27/115 , H01L21/8247
CPC分类号： H01L27/11521 , H01L21/7682 , H01L23/5222 , H01L27/115 , H01L2924/0002 , H01L2924/00
摘要： 形成具有相邻电荷存储元件的快闪EEPROM或其它类型的存储单元阵列，这些相邻电荷存储元件之间具有充气空隙，以便降低存储元件之间的电容耦合程度，进而降低电荷存储元件之间的交叉耦合，并减少从该阵列中读取的数据内存在的产生误差。
-
-
-
-
-
-
-
-
-
搜索结果
10 条记录 (耗时 0.03 秒)
