-
公开(公告)号：CN118450711A
公开(公告)日：2024-08-06
申请号：CN202410547145.7
申请日：2023-08-24
申请人： 爱思开海力士有限公司
摘要： 本公开涉及存储器装置。该存储器装置可以包括：栅极层叠结构，其包括彼此交替地层叠的多个层间绝缘层和多个导电图案以及穿过多个层间绝缘层和多个导电图案的沟道孔；其中，栅极层叠结构还包括穿过多个层间绝缘层和多个导电图案的第一间隙；垂直绝缘图案，其设置在第一间隙的一部分中并且用绝缘材料填充；第二间隙，其被沟道层围绕；填充绝缘图案，其在第二间隙中用绝缘材料填充；源极层，其覆盖栅极层叠结构并与沟道层接触；以及第三间隙，其位于栅极层叠结构的边缘处并且在水平方向上以线性形状延伸并包括绝缘材料，其中，第一间隙的底部高度和第二间隙的底部高度彼此相等，并且第一间隙的宽度大于第二间隙的宽度。
-
公开(公告)号：CN103680615B
公开(公告)日：2019-05-07
申请号：CN201310049759.4
申请日：2013-02-07
申请人： 爱思开海力士有限公司
摘要： 本发明公开了一种半导体存储器件及其操作方法，所述半导体存储器件包括：存储块，所述存储块被配置成包括与字线耦合的存储器单元；以及外围电路，所述外围电路被配置成对与从字线中选中的字线耦合的存储器单元执行第一编程操作、编程验证操作和第二编程验证操作，并且在第一编程操作和第二编程操作中将具有不同电平的编程允许电压提供至位于编程禁止单元之间的编程允许单元的选中的位线。
-
公开(公告)号：CN103680615A
公开(公告)日：2014-03-26
申请号：CN201310049759.4
申请日：2013-02-07
申请人： 爱思开海力士有限公司
CPC分类号： G11C16/10 , G11C16/0483 , G11C16/06 , G11C16/3459
摘要： 本发明公开了一种半导体存储器件及其操作方法，所述半导体存储器件包括：存储块，所述存储块被配置成包括与字线耦合的存储器单元；以及外围电路，所述外围电路被配置成对与从字线中选中的字线耦合的存储器单元执行第一编程操作、编程验证操作和第二编程验证操作，并且在第一编程操作和第二编程操作中将具有不同电平的编程允许电压提供至位于编程禁止单元之间的编程允许单元的选中的位线。
-
-
公开(公告)号：CN106098692A
公开(公告)日：2016-11-09
申请号：CN201510691514.0
申请日：2015-10-22
申请人： 爱思开海力士有限公司
IPC分类号： H01L27/115 , H01L21/8247
摘要： 一种半导体器件，包括：衬底，具有存储阵列区和外围区；隔离层，形成在外围区中以限定有源区；偏移绝缘层，彼此分开且形成在有源区中；以及栅电极，具有与偏移绝缘层叠置的边沿，且被布置在偏移绝缘层之间的有源区中。
-
公开(公告)号：CN118434147A
公开(公告)日：2024-08-02
申请号：CN202311075239.0
申请日：2023-08-24
申请人： 爱思开海力士有限公司
摘要： 本公开涉及存储器装置以及制造存储器装置的方法。制造存储器装置的方法包括：形成包括层叠在基板上的层间绝缘层和牺牲图案的初步栅极层叠结构、穿过初步栅极层叠结构的沟道孔、沿着沟道孔的表面延伸的存储器层、以及沿着存储器层的表面延伸的沟道层。该方法还包括：通过用多个导电图案替换多个牺牲图案来形成栅极层叠结构；去除基板；去除存储器层的一部分以暴露沟道层的一部分；形成上绝缘层以覆盖所暴露的沟道层的一部分和栅极层叠结构；去除上绝缘层的一部分以暴露沟道层的一部分；以及形成覆盖所暴露的沟道层的该一部分的源极层。
-
公开(公告)号：CN115581070A
公开(公告)日：2023-01-06
申请号：CN202210490486.6
申请日：2022-05-07
申请人： 爱思开海力士有限公司
摘要： 提供了一种半导体存储器装置和半导体存储器装置的制造方法。该半导体存储器装置包括：层叠结构，该层叠结构包括在第一方向上交替层叠的导电图案和层间绝缘层；沟道层，该沟道层贯穿层叠结构；第一半导体层，该第一半导体层设置在层叠结构上，该第一半导体层包括第一导电类型的第一杂质；第二半导体层，该第二半导体层设置在第一半导体层上，该第二半导体层包括具有第二导电类型的第二杂质的阱区，其中，第二导电类型不同于第一导电类型；以及存储器层，该存储器层位于沟道层和层叠结构之间。
-
公开(公告)号：CN115548025A
公开(公告)日：2022-12-30
申请号：CN202210093821.9
申请日：2022-01-26
申请人： 爱思开海力士有限公司
IPC分类号： H01L27/11582 , H01L27/1157
摘要： 本申请涉及半导体存储器装置及其制造方法。一种半导体存储器装置及其制造方法，该半导体存储器装置包括：在基板上的栅极层叠物，该栅极层叠物包括在垂直方向上交替层叠的层间绝缘层和导电图案；沟道结构，其穿过栅极层叠物并且具有突出到栅极层叠物上方的上端部；存储器层，其围绕沟道结构的侧壁；以及源极层，其形成在栅极层叠物上。沟道结构包括在沟道结构的中央区域中在垂直方向上延伸的芯绝缘层以及围绕芯绝缘层的侧壁的沟道层，沟道层形成为在垂直方向上低于芯绝缘层和存储器层。
-
公开(公告)号：CN106098692B
公开(公告)日：2021-02-02
申请号：CN201510691514.0
申请日：2015-10-22
申请人： 爱思开海力士有限公司
IPC分类号： H01L27/11529 , H01L27/11573 , H01L27/11521 , H01L27/11526 , H01L27/11551
摘要： 一种半导体器件，包括：衬底，具有存储阵列区和外围区；隔离层，形成在外围区中以限定有源区；偏移绝缘层，彼此分开且形成在有源区中；以及栅电极，具有与偏移绝缘层叠置的边沿，且被布置在偏移绝缘层之间的有源区中。
-
公开(公告)号：CN115643758A
公开(公告)日：2023-01-24
申请号：CN202210034893.6
申请日：2022-01-13
申请人： 爱思开海力士有限公司
发明人： 李东奂
摘要： 提供了一种半导体存储器装置及其制造方法。该半导体存储器装置包括：栅极层叠结构，其包括在垂直方向上交替地层叠在基板上的层间绝缘层和导电图案；多个沟道结构，所述多个沟道结构穿透栅极层叠结构，所述多个沟道结构中的每一个的一个端部突出超过栅极层叠结构的边界；以及源极层，该源极层形成在栅极层叠结构上。所述多个沟道结构中的每一个的突出的端部延伸到源极层中。所述多个沟道结构中的每一个的突出的端部具有平坦截面。
-
-
-
-
-
-
-
-
-
搜索结果
11 条记录 (耗时 0.029 秒)
