-
公开(公告)号：CN111952281B
公开(公告)日：2024-05-03
申请号：CN202010792984.7
申请日：2013-11-08
Applicant: 瑞萨电子株式会社
IPC: H01L23/532 , H01L23/528 , H01L23/522 , H01L21/768 , H01L21/321 , H01L21/311 , H01L21/3105 , H01L21/265 , H01L21/263 , H01L21/02
Abstract: 本发明涉及半导体器件及其制造方法。半导体器件具有：层间绝缘膜(INS2)；在层间绝缘膜(INS2)内形成的相邻的Cu配线(M1W)；以及与层间绝缘膜(INS2)的表面和Cu配线(M1W)的表面接触、且将层间绝缘膜(INS2)和Cu配线(M1W)覆盖的绝缘性阻挡膜(BR1)。而且，在相邻的Cu配线(M1W)之间，层间绝缘膜(INS2)在其表面具有损伤层(DM1)，在比损伤层(DM1)深的位置具有电场缓和层(ER1)，该电场缓和层(ER1)具有比损伤层(DM1)的氮浓度高的氮浓度。
-
公开(公告)号：CN107403799B
公开(公告)日：2023-05-09
申请号：CN201710296140.1
申请日：2017-04-28
Applicant: 瑞萨电子株式会社
Inventor： 宇佐美达矢
Abstract: 本公开涉及半导体器件及其制造方法，例如，提供了一种半导体器件，其包括能够降低光接收元件的制造成本并改进光接收元件的光学性能的光接收元件。例如，形成Ge光电二极管的结构本体的p型锗层、本征锗层和n型锗层根据连续选择性外延生长来形成。具有开口部分的绝缘膜形成在SOI衬底的硅层上，并且本征锗层形成为从开口部分突出到绝缘膜上方。简而言之，通过使用具有开口部分的绝缘膜，本征锗层的截面形成为蘑菇形状。
-
公开(公告)号：CN106024689B
公开(公告)日：2021-06-25
申请号：CN201610034162.6
申请日：2016-01-19
Applicant: 瑞萨电子株式会社
IPC: H01L21/683 , H01L27/02 , H01L21/027
Abstract: 本发明提供半导体器件及其制造方法，不出现不良情况地使SOI晶片相对于半导体制造装置所具备的静电卡盘吸附、脱离。在构成SOI晶片的绝缘膜(CL)上形成了由半导体层(SL)构成的矩形光波导(PO)、光相位移位器(PS)以及光调制器(PC)后，将在SOI晶片的背面形成的背面绝缘膜去除。在俯视图中不与矩形光波导(PO)、光相位移位器(PS)以及光调制器(PC)重叠的位置，在绝缘膜(CL)上形成自绝缘膜(CL)的上表面起具有第一深度的多个槽(TR)。由此，之后，即使将SOI晶片搭载于半导体制造装置所具备的静电卡盘，也能够使得电荷易于从SOI晶片释放，因此电荷不易蓄积于SOI晶片的背面。
-
公开(公告)号：CN105388560B
公开(公告)日：2020-01-14
申请号：CN201510520035.2
申请日：2015-08-21
Applicant: 瑞萨电子株式会社
IPC: G02B6/12
Abstract: 本发明涉及一种光学半导体器件。提供了可防止在光学半导体器件中电信号的质量降低的技术。在与电信号传输线的延伸方向垂直的横截面中，电信号传输线被包括第一噪声截止布线、第二插塞、第一层布线、第一插塞、屏蔽半导体层、第一插塞、第一层布线、第二插塞和第二噪声截止布线的屏蔽部包围，屏蔽部被固定到参考电位。由此，屏蔽部阻挡由于源自半导体衬底的磁场或电场的作用而导致的影响电信号传输线的噪声。
-
公开(公告)号：CN109119402A
公开(公告)日：2019-01-01
申请号：CN201810653140.7
申请日：2018-06-22
Applicant: 瑞萨电子株式会社
Inventor： 宇佐美达矢
IPC: H01L23/528 , H01L23/34
Abstract: 本发明涉及一种半导体器件及其制造方法。本发明的目的是降低半导体器件的制造成本。一种半导体器件包括SOI衬底，其具有包括半导体层的光学波导。所述光学波导由层间绝缘膜覆盖。布线部形成在所述层间绝缘膜上。此外，厚度比所述布线部小的薄膜部形成在所述光学波导上方，并且与所述布线部集成。
-
Patent Agency Ranking
公开(公告)号：CN108074969A
公开(公告)日：2018-05-25
申请号：CN201711098468.9
申请日：2017-11-09
Applicant: 瑞萨电子株式会社
Inventor： 宇佐美达矢
IPC: H01L29/10 , H01L21/336
CPC classification number: H01L29/786 , H01L21/762 , H01L21/764 , H01L21/8234 , H01L21/823871 , H01L21/823878 , H01L21/823892 , H01L27/092 , H01L27/108 , H01L27/1156 , H01L27/1225
Abstract: 本发明涉及半导体器件以及制造半导体器件的方法。提供一种在其深沟槽中具有衬底接触且具有提高的特性的半导体器件。PVD金属膜，例如通过PVD形成的金属膜，用作作为贯穿n型外延层并到达其下的层的深沟槽中形成的最下层阻挡金属膜的第一阻挡金属膜。这种配置使其能在PVD金属膜和其下的硅层或硅衬底之间的边界处稳定地形成金属硅化物层，且由此稳定接触电阻。
-
公开(公告)号：CN106340562A
公开(公告)日：2017-01-18
申请号：CN201610428167.7
申请日：2016-06-16
Applicant: 瑞萨电子株式会社
IPC: H01L31/10 , H01L31/028 , H01L21/205 , C23C16/44
Abstract: 本发明提供一种半导体装置及其制造方法，实现暗电流小的锗受光器。锗受光器(PD1)由在p型硅芯层(PSC)的上表面上依次层叠的p型锗层(PG)、非掺杂的i型锗层(IG)以及n型锗层(NG)构成，在i型锗层(IG)的侧面形成由硅构成的第1罩层(CA1)，在n型锗层(NG)的上表面以及侧面形成由硅构成的第2罩层(CA2)。另外，在n型锗层(NG)中导入了具有比锗的共价键半径更小的共价键半径的元素例如磷或者砷等。
-
公开(公告)号：CN105374797A
公开(公告)日：2016-03-02
申请号：CN201510476953.X
申请日：2015-08-06
Applicant: 瑞萨电子株式会社
IPC: H01L23/528 , H01L23/532 , H01L27/108
CPC classification number: H01L23/53266 , H01L21/76829 , H01L21/76831 , H01L21/76841 , H01L21/76843 , H01L23/53223 , H01L23/5329 , H01L23/53295 , H01L27/10885 , H01L2924/0002 , H01L2924/00
Abstract: 设置在互连层中的导体被允许具有低电阻。在衬底上方设置绝缘体膜，绝缘体膜由SiO(1-x)Nx(其中在XRD分析结果中x>0.5)构成。在绝缘体膜上方设置互连，互连包括第一层和第二层。第一层包括TiN、TaN、WN以及RuN中的至少一个。第二层被设置在第一层上方，并且由例如W的具有低于第一层的电阻的材料形成。
-
公开(公告)号：CN108987357B
公开(公告)日：2023-10-31
申请号：CN201810239119.2
申请日：2018-03-22
Applicant: 瑞萨电子株式会社
Inventor： 宇佐美达矢
IPC: H01L23/31 , H01L23/522 , H01L21/60
Abstract: 本发明提供一种半导体装置及其制造方法，其提高具有再配线的半导体装置的可靠性或性能。本发明的半导体装置及其制造方法包含形成于多层配线层中的最上层的配线层的第1焊盘电极(PD1)、形成于第1焊盘电极(PD1)上的第1绝缘膜(IF1)及形成于第1绝缘膜(IF1)上的第1有机绝缘膜(PIQ1)。另外，半导体装置及其制造方法包含形成于第1有机绝缘膜(PIQ1)上且与第1焊盘电极(PD1)连接的阻挡金属膜(BM3)及形成于阻挡金属膜(BM3)上的导电膜(MF1)。在第1有机绝缘膜(PIQ1)的上表面，在第1阻挡金属膜(BM3)与第1有机绝缘膜(PIQ1)之间，形成有由无机材料构成的第2绝缘膜(IF2)。
-
公开(公告)号：CN109119402B
公开(公告)日：2023-06-09
申请号：CN201810653140.7
申请日：2018-06-22
Applicant: 瑞萨电子株式会社
Inventor： 宇佐美达矢
IPC: H01L23/528 , H01L23/34
Abstract: 本发明涉及一种半导体器件及其制造方法。本发明的目的是降低半导体器件的制造成本。一种半导体器件包括SOI衬底，其具有包括半导体层的光学波导。所述光学波导由层间绝缘膜覆盖。布线部形成在所述层间绝缘膜上。此外，厚度比所述布线部小的薄膜部形成在所述光学波导上方，并且与所述布线部集成。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.024 seconds)
