具有垂直间隔的沟道材料片段的集成组合件及形成集成组合件的方法

    公开(公告)号:CN112420728B

    公开(公告)日:2023-11-14

    申请号:CN202010840913.X

    申请日:2020-08-20

    IPC分类号: H10B43/35 H10B43/27

    摘要: 本发明涉及具有垂直间隔的沟道材料片段的集成组合件及形成集成组合件的方法。一些实施例包含一种具有交替绝缘层与导电层的垂直堆叠的NAND存储器阵列。所述导电层包含控制栅极区域及接近所述控制栅极区域的远端区域。所述控制栅极区域具有前表面、顶部表面及底部表面。所述顶部及底部表面从所述前表面向后延伸。高k电介质材料是沿着所述控制栅极区域。所述高k电介质材料具有沿着所述顶部及底部表面的第一区域,且具有沿着所述前表面的第二区域。所述第一区域比所述第二区域厚。电荷阻挡材料邻近所述高k电介质材料的所述第二区域。电荷存储材料邻近所述电荷阻挡材料。栅极电介质材料邻近所述电荷存储材料。沟道材料邻近所述栅极电介质材料。一些实施例包含集成组合件。一些实施例包含形成集成组合件的方法。

    集成组合件及形成集成组合件的方法

    公开(公告)号:CN116058088A

    公开(公告)日:2023-05-02

    申请号:CN202180051702.0

    申请日:2021-08-12

    IPC分类号: H10B12/00

    摘要: 一些实施例包含具有沿着第一方向延伸的第一导电结构的集成组合件。间隔开的向上开口的容器形状在所述第一导电结构上方。所述容器形状中的每一个具有第一侧壁区、第二侧壁区和从所述第一侧壁区延伸到所述第二侧壁区的底部区。所述第一和第二侧壁区中的每一个包含下部源极/漏极区、上部源极/漏极区以及所述上部与下部源极/漏极区之间的沟道区。所述下部源极/漏极区与第一导电结构电耦合。第二导电结构沿着与所述第一方向交叉的第二方向延伸。所述第二导电结构具有在操作上邻近所述沟道区的栅极区。存储元件与所述上部源极/漏极区电耦合。一些实施例包含形成集成组合件的方法。

    集成组合件及形成集成组合件的方法

    公开(公告)号:CN114121957A

    公开(公告)日:2022-03-01

    申请号:CN202110972243.1

    申请日:2021-08-24

    摘要: 本申请案涉及集成组合件及形成集成组合件的方法。一些实施例包含具有拥有侧壁表面的向上延伸结构的集成组合件。二维材料沿所述侧壁表面延伸。第一静电掺杂材料邻近所述二维材料的下区,绝缘材料邻近所述二维材料的中心区,且第二静电掺杂材料邻近所述二维材料的上区。导电栅极结构在所述第一静电掺杂材料上方并且邻近所述绝缘材料。一些实施例包含形成集成组合件的方法。

    具有垂直间隔的沟道材料区段的集成组合件及其形成方法

    公开(公告)号:CN112420727A

    公开(公告)日:2021-02-26

    申请号:CN202010809570.0

    申请日:2020-08-12

    IPC分类号: H01L27/1157 H01L27/11582

    摘要: 本申请案涉及具有垂直间隔的沟道材料区段的集成组合件,以及形成集成组合件的方法。所述导电层级包含控制栅极区域及接近于所述控制栅极区域的第二区域。高k介电结构直接抵靠所述控制栅极区域,且完全横跨所述绝缘层级延伸。电荷阻挡材料邻近于所述高k介电结构。电荷存储材料邻近于所述电荷阻挡材料。所述电荷存储材料经配置为区段,所述区段彼此上下垂直地堆叠,且其彼此垂直地间隔开。栅极介电材料邻近于所述电荷存储材料。沟道材料沿着所述堆叠垂直延伸,且邻近于所述栅极介电材料。

    形成晶体管的方法及形成存储器单元阵列的方法

    公开(公告)号:CN111164755A

    公开(公告)日:2020-05-15

    申请号:CN201880063923.8

    申请日:2018-10-11

    IPC分类号: H01L27/06 H01L27/02 H01L29/66

    摘要: 本发明的实施例包括一种形成晶体管的方法,其包括:形成具有导电栅极材料的竖向最外表面的栅极构造,所述竖向最外表面低于所述栅极构造的两侧旁及所述两侧上方的半导体材料的竖向外表面。使用屏蔽材料来覆盖所述半导体材料及所述导电栅极材料的顶部,所述半导体材料的两对两个相对侧壁表面横向暴露于所述栅极构造的所述两侧上方。在所述覆盖之后,所述栅极构造的所述两侧上方的所述半导体材料经受通过所述两对中的每一者的所述两个横向暴露的相对侧壁表面中的每一者的单层掺杂且由此在所述栅极构造的所述两侧上方形成掺杂源极/漏极区域。