-
公开(公告)号：CN118643317B
公开(公告)日：2024-10-25
申请号：CN202411132653.5
申请日：2024-08-19
申请人： 西安电子科技大学 , 西安电子科技大学杭州研究院
IPC分类号： G06F18/213 , G06F18/25 , G06F18/2113 , G06F18/214 , G06N3/0442 , G06N3/0985 , G06N3/042 , G06N3/045 , G06F30/367 , G06N3/048
摘要： 本发明公开了一种基于门控神经网络的半导体器件模型参数提取方法及装置，其中方法包括：通过拉丁超立方采样生成初始数据集；初始数据集包括多个电数据样本及其对应的一组真实模型参数；对初始数据集进行关于是否满足物理规律的数据质量筛选，得到优化数据集；利用优化数据集训练门控神经网络模型，得到预训练的门控神经网络模型；该门控神经网络模型包括#imgabs0#个专家网络、#imgabs1#个门控网络和#imgabs2#个塔网络；门控网络能够为#imgabs3#个专家网络分别生成门控分数；训练时根据模型参数损失值和门控分数调整门控神经网络模型的网络权重参数。本发明通过结合神经网络与门控机制和模型感知技术，能够更准确、高效地从测量数据中提取半导体器件模型参数。
-
公开(公告)号：CN118643317A
公开(公告)日：2024-09-13
申请号：CN202411132653.5
申请日：2024-08-19
申请人： 西安电子科技大学 , 西安电子科技大学杭州研究院
IPC分类号： G06F18/213 , G06F18/25 , G06F18/2113 , G06F18/214 , G06N3/0442 , G06N3/0985 , G06N3/042 , G06N3/045 , G06F30/367 , G06N3/048
摘要： 本发明公开了一种基于门控神经网络的半导体器件模型参数提取方法及装置，其中方法包括：通过拉丁超立方采样生成初始数据集；初始数据集包括多个电数据样本及其对应的一组真实模型参数；对初始数据集进行关于是否满足物理规律的数据质量筛选，得到优化数据集；利用优化数据集训练门控神经网络模型，得到预训练的门控神经网络模型；该门控神经网络模型包括#imgabs0#个专家网络、#imgabs1#个门控网络和#imgabs2#个塔网络；门控网络能够为#imgabs3#个专家网络分别生成门控分数；训练时根据模型参数损失值和门控分数调整门控神经网络模型的网络权重参数。本发明通过结合神经网络与门控机制和模型感知技术，能够更准确、高效地从测量数据中提取半导体器件模型参数。
-
公开(公告)号：CN118643316A
公开(公告)日：2024-09-13
申请号：CN202411132085.9
申请日：2024-08-19
申请人： 西安电子科技大学 , 西安电子科技大学杭州研究院
IPC分类号： G06F18/213 , G06F18/15 , G06F18/214 , G06N3/0442 , G06N3/086 , G06N3/042 , G06N3/045 , G06F30/367
摘要： 本发明提供一种半导体器件参数智能提取方法及装置，涉及集成电路技术领域。此方法包括：首先将获取的半导体器件的目标数据输入初始神经网络的提取器，以获取当前模型参数组合。然后使用仿真器输出当前模型参数组合的当前目标数据，并计算当前目标数据对应的多个第一电学目标。计算第一误差，判断第一误差是否小于预设误差，若否，调整当前模型参数组合并重新仿真和计算第一误差，直至第一误差小于预设误差，根据当前模型参数组合和预设范围，生成模型参数范围。最终根据模型参数范围生成数据集，利用数据集所训练完成的神经网络的提取器，输出目标模型参数组合。可有效提高半导体器件参数提取的效率和准确性。
-
公开(公告)号：CN111048402A
公开(公告)日：2020-04-21
申请号：CN201910974286.6
申请日：2019-10-14
申请人： 西安电子科技大学
摘要： 本发明公开了一种基于SiC和Ga2O3的半导体结构的制备方法，包括：选取SiC衬底层；在所述SiC衬底层表面上溅射Ga2O3靶材制备Ga2O3缓冲层；在所述Ga2O3缓冲层表面上溅射Ga2O3靶材制备Ga2O3薄膜层。本发明所提供的基于SiC和Ga2O3的半导体结构的制备方法首先在SiC衬底层表面通过溅射Ga2O3材料形成Ga2O3缓冲层，从而减少了由于晶格失配引起的位错缺陷，然后又在Ga2O3缓冲层表面通过溅射Ga2O3材料形成Ga2O3薄膜层，从而提高后续生长的Ga2O3薄膜层的结晶度，最终实现了在SiC衬底层上制备高结晶的Ga2O3薄膜材料的结构。
-
公开(公告)号：CN117393614A
公开(公告)日：2024-01-12
申请号：CN202311585613.1
申请日：2023-11-24
申请人： 西安电子科技大学
IPC分类号： H01L29/861 , H01L29/267 , H01L21/34
摘要： 本发明公开了一种基于电场调控磁性的氧化镓异质结二极管及其制备方法；该二极管包括：第一欧姆接触电极、第二欧姆接触电极和Mn掺杂氧化镓/氧化镍异质结结构；Mn掺杂氧化镓/氧化镍异质结结构自下而上包括：N型β‑Ga2O3衬底、N型β‑Ga2O3外延层和P型NiO层；N型β‑Ga2O3外延层靠近P型NiO层的一侧设有Mn离子注入子层；Mn离子注入子层和P型NiO层相接触；第一欧姆接触电极位于Mn掺杂氧化镓/氧化镍异质结结构上表面，第二欧姆接触电极位于Mn掺杂氧化镓/氧化镍异质结结构的下表面；本发明通过调控加在第一欧姆接触电极和第二欧姆接触电极上的电压，实现了一种基于电场调控磁性的氧化镓异质结二极管。
-
公开(公告)号：CN110993505A
公开(公告)日：2020-04-10
申请号：CN201910975090.9
申请日：2019-10-14
申请人： 西安电子科技大学
IPC分类号： H01L21/363 , H01L29/24 , H01L31/032
摘要： 本发明公开了一种基于碳化硅衬底的半导体结构制备方法，包括：选取碳化硅衬底层；在所述碳化硅衬底层表面上制备(InxGa1-x)2O3缓冲层；在所述(InxGa1-x)2O3缓冲层表面上制备Ga2O3薄膜层。本发明所提供的基于碳化硅衬底的半导体结构制备方法首先在碳化硅衬底层表面形成(InxGa1-x)2O3缓冲层，从而减少了由于晶格失配引起的位错缺陷，然后又在(InxGa1-x)2O3缓冲层表面形成Ga2O3薄膜层，从而提高后续生长的Ga2O3薄膜层的结晶度，最终实现了在碳化硅衬底层上制备高结晶的Ga2O3薄膜材料的结构。
-
公开(公告)号：CN110993505B
公开(公告)日：2023-08-04
申请号：CN201910975090.9
申请日：2019-10-14
申请人： 西安电子科技大学
IPC分类号： H01L21/363 , H01L29/24 , H01L31/032
摘要： 本发明公开了一种基于碳化硅衬底的半导体结构制备方法，包括：选取碳化硅衬底层；在所述碳化硅衬底层表面上制备(InxGa1‑x)2O3缓冲层；在所述(InxGa1‑x)2O3缓冲层表面上制备Ga2O3薄膜层。本发明所提供的基于碳化硅衬底的半导体结构制备方法首先在碳化硅衬底层表面形成(InxGa1‑x)2O3缓冲层，从而减少了由于晶格失配引起的位错缺陷，然后又在(InxGa1‑x)2O3缓冲层表面形成Ga2O3薄膜层，从而提高后续生长的Ga2O3薄膜层的结晶度，最终实现了在碳化硅衬底层上制备高结晶的Ga2O3薄膜材料的结构。
-
公开(公告)号：CN110896024B
公开(公告)日：2023-08-04
申请号：CN201910974289.X
申请日：2019-10-14
申请人： 西安电子科技大学
IPC分类号： H01L21/02
摘要： 本发明公开了一种碳化硅外延氧化镓薄膜的方法，包括：选取碳化硅衬底层；在所述碳化硅衬底层表面上制备(AlxGa1‑x)2O3缓冲层；在所述(AlxGa1‑x)2O3缓冲层表面上制备Ga2O3薄膜层。本发明所提供的碳化硅外延氧化镓薄膜的制备方法首先在碳化硅衬底层表面形成(AlxGa1‑x)2O3缓冲层，从而减少了由于晶格失配引起的位错缺陷，然后又在(AlxGa1‑x)2O3缓冲层表面形成Ga2O3薄膜层，从而提高后续生长的Ga2O3薄膜层的结晶度，最终实现了在碳化硅衬底层上制备高结晶的Ga2O3薄膜材料的结构。
-
公开(公告)号：CN110993504A
公开(公告)日：2020-04-10
申请号：CN201910975088.1
申请日：2019-10-14
申请人： 西安电子科技大学
IPC分类号： H01L21/363 , H01L29/24 , H01L31/032
摘要： 本发明公开了一种基于SiC衬底的Ga2O3薄膜的制备方法，包括：选取SiC衬底层；利用脉冲激光沉积工艺在所述SiC衬底层表面上制备Ga2O3缓冲层；利用脉冲激光沉积工艺在所述Ga2O3缓冲层表面上制备Ga2O3薄膜层。本发明所提供的基于SiC和Ga2O3的半导体结构的制备方法首先通过脉冲激光沉积工艺在SiC衬底层表面形成Ga2O3缓冲层，从而减少了由于晶格失配引起的位错缺陷，然后又通过脉冲激光沉积工艺在Ga2O3缓冲层表面形成Ga2O3薄膜层，从而提高后续生长的Ga2O3薄膜层的结晶度，最终实现了在SiC衬底层上制备高结晶的Ga2O3薄膜材料的结构。
-
公开(公告)号：CN110896024A
公开(公告)日：2020-03-20
申请号：CN201910974289.X
申请日：2019-10-14
申请人： 西安电子科技大学
IPC分类号： H01L21/02
摘要： 本发明公开了一种碳化硅外延氧化镓薄膜的方法，包括：选取碳化硅衬底层；在所述碳化硅衬底层表面上制备(AlxGa1-x)2O3缓冲层；在所述(AlxGa1-x)2O3缓冲层表面上制备Ga2O3薄膜层。本发明所提供的碳化硅外延氧化镓薄膜的制备方法首先在碳化硅衬底层表面形成(AlxGa1-x)2O3缓冲层，从而减少了由于晶格失配引起的位错缺陷，然后又在(AlxGa1-x)2O3缓冲层表面形成Ga2O3薄膜层，从而提高后续生长的Ga2O3薄膜层的结晶度，最终实现了在碳化硅衬底层上制备高结晶的Ga2O3薄膜材料的结构。
-
-
-
-
-
-
-
-
-
搜索结果
11 条记录 (耗时 0.1 秒)
