-
公开(公告)号：CN113862634A
公开(公告)日：2021-12-31
申请号：CN202110914064.2
申请日：2013-03-27
申请人： 诺发系统公司
IPC分类号： C23C16/04 , C23C16/06 , C23C16/14 , H01L21/285 , H01L21/321 , H01L21/3213 , H01L21/768 , H01L27/105 , H01L27/108
摘要： 本发明描述了以钨来填充特征的方法以及相关系统和设备。这些方法包括由里朝外填充技术以及特征内的保形沉积。由里朝外填充技术可包括在特征内的蚀刻过的钨层上的选择性沉积。根据各种实施例可使用保形与非保形蚀刻技术。本发明所述的这些方法可用于填充例如钨通孔的垂直特征、以及例如垂直NAND(VNAND)字线的水平特征。应用的实例包括逻辑和内存接点填充、DRAM埋入式字线填充、垂直集成内存栅极/字线填充以及具有硅通孔(TSVs)的3‑D集成。
-
公开(公告)号：CN104272441A
公开(公告)日：2015-01-07
申请号：CN201380022693.8
申请日：2013-03-27
申请人： 诺发系统公司
IPC分类号： H01L21/31 , H01L21/205
CPC分类号： H01L21/76879 , C23C16/045 , H01L21/28556 , H01L21/28562 , H01L21/321 , H01L21/32133 , H01L21/32136 , H01L21/7685 , H01L21/76865 , H01L21/76874 , H01L21/76876 , H01L21/76877 , H01L21/76883 , H01L21/76898 , H01L27/1052 , H01L27/10891
摘要： 本发明描述了以钨来填充特征的方法以及相关系统和设备。这些方法包括由里朝外填充技术以及特征内的保形沉积。由里朝外填充技术可包括在特征内的蚀刻过的钨层上的选择性沉积。根据各种实施例可使用保形与非保形蚀刻技术。本发明所述的这些方法可用于填充例如钨通孔的垂直特征、以及例如垂直NAND(VNAND)字线的水平特征。应用的实例包括逻辑和内存接点填充、DRAM埋入式字线填充、垂直集成内存栅极/字线填充以及具有硅通孔(TSVs)的3-D集成。
-
公开(公告)号：CN110004429A
公开(公告)日：2019-07-12
申请号：CN201811491805.5
申请日：2013-03-27
申请人： 诺发系统公司
IPC分类号： C23C16/04 , H01L21/285 , H01L21/768 , H01L27/105 , H01L27/108 , H01L21/321 , H01L21/3213
摘要： 本发明描述了以钨来填充特征的方法以及相关系统和设备。这些方法包括由里朝外填充技术以及特征内的保形沉积。由里朝外填充技术可包括在特征内的蚀刻过的钨层上的选择性沉积。根据各种实施例可使用保形与非保形蚀刻技术。本发明所述的这些方法可用于填充例如钨通孔的垂直特征、以及例如垂直NAND(VNAND)字线的水平特征。应用的实例包括逻辑和内存接点填充、DRAM埋入式字线填充、垂直集成内存栅极/字线填充以及具有硅通孔(TSVs)的3-D集成。
-
公开(公告)号：CN103125013B
公开(公告)日：2015-09-30
申请号：CN201180046456.6
申请日：2011-09-26
申请人： 诺发系统公司
发明人： 高举文 , 拉杰库马尔·亚卡拉朱 , 迈克尔·达内克 , 雷威
IPC分类号： H01L21/28 , H01L21/205 , H01L21/31
CPC分类号： H01L21/28556 , H01L21/76876 , H01L21/76877 , H01L21/76879
摘要： 一种用于处理基板的方法，其包括：提供基板，该基板包括金属层、设置在金属层上的介电层、以及形成在该介电层中的穿孔和沟槽中的至少一种；在第一沉积周期内，使用化学气相沉积法（CVD）沉积金属，其中第一沉积周期比金属沉积在金属层所需要的第一核化周期要长；在第二核化延迟周期前，停止第一沉积周期，其中第二核化周期为金属沉积在介电层上所必须的；执行沉积以及停止步骤N次，其中N为大于或等于1的整数；在执行步骤后，在比第二核化延迟周期长的第二沉积周期内，使用CVD沉积该金属。
-
公开(公告)号：CN104272440A
公开(公告)日：2015-01-07
申请号：CN201380022648.2
申请日：2013-03-20
申请人： 诺发系统公司
IPC分类号： H01L21/31 , H01L21/205
CPC分类号： H01L21/76877 , C23C16/045 , H01L21/28556 , H01L21/28562 , H01L21/321 , H01L21/76862 , H01L21/76874 , H01L21/76879 , H01L21/76898 , H01L27/1052 , H01L27/10891 , H01L21/205 , H01L21/31 , H01L21/768
摘要： 本发明描述了用钨填充特征的方法，以及相关的系统和装置，其涉及钨核化的抑制。在一些实施方式中，所述方法涉及沿特征轮廓的选择性抑制。选择性抑制钨核化的方法可包括使所述特征暴露于直接或远程等离子体。在某些实施方式中，可在选择性抑制期间对衬底施加偏置。可将包括偏置功率、暴露时间、等离子体功率、工艺压力和等离子体化学品的工艺参数用于调节抑制轮廓。本文所述的方法可用于填充垂直特征，诸如钨通孔，以及水平特征诸如垂直NAND(VNANA)字元线。所述方法可用于共形填充和由下向上/由内向外的填充。应用的实例包括逻辑和存储接触填充、DRAM埋入式字元线填充、垂直集成存储栅极/字元线填充、以及使用通过硅穿孔(TSV)的3-D集成。
-
公开(公告)号：CN103155135A
公开(公告)日：2013-06-12
申请号：CN201180048438.1
申请日：2011-10-04
申请人： 诺发系统公司
IPC分类号： H01L21/768 , H01L21/28
CPC分类号： H01L21/76876 , H01L21/28562 , H01L21/76885 , H01L21/76895 , H01L23/53261 , H01L23/53266 , H01L2924/0002 , H01L2924/00
摘要： 本申请涉及由钨或其他导电材料的覆盖层的减损布图所形成的本地互连。钨或其他沉积金属的晶粒尺寸可生长成相对较大的尺寸，由于，例如，在导电期间，当电子从一个晶粒移动到另一个晶粒时在晶粒边界上的电子扩散会减少，因而其导致增大的导电率。
-
公开(公告)号：CN110004429B
公开(公告)日：2021-08-31
申请号：CN201811491805.5
申请日：2013-03-27
申请人： 诺发系统公司
IPC分类号： C23C16/04 , H01L21/285 , H01L21/768 , H01L27/105 , H01L27/108 , H01L21/321 , H01L21/3213
摘要： 本发明描述了以钨来填充特征的方法以及相关系统和设备。这些方法包括由里朝外填充技术以及特征内的保形沉积。由里朝外填充技术可包括在特征内的蚀刻过的钨层上的选择性沉积。根据各种实施例可使用保形与非保形蚀刻技术。本发明所述的这些方法可用于填充例如钨通孔的垂直特征、以及例如垂直NAND(VNAND)字线的水平特征。应用的实例包括逻辑和内存接点填充、DRAM埋入式字线填充、垂直集成内存栅极/字线填充以及具有硅通孔(TSVs)的3‑D集成。
-
公开(公告)号：CN104272440B
公开(公告)日：2017-02-22
申请号：CN201380022648.2
申请日：2013-03-20
申请人： 诺发系统公司
IPC分类号： H01L21/31 , H01L21/205
CPC分类号： H01L21/76877 , C23C16/045 , H01L21/28556 , H01L21/28562 , H01L21/321 , H01L21/76862 , H01L21/76874 , H01L21/76879 , H01L21/76898 , H01L27/1052 , H01L27/10891
摘要： 本发明描述了用钨填充特征的方法，以及相关的系统和装置，其涉及钨核化的抑制。在一些实施方式中，所述方法涉及沿特征轮廓的选择性抑制。选择性抑制钨核化的方法可包括使所述特征暴露于直接或远程等离子体。在某些实施方式中，可在选择性抑制期间对衬底施加偏置。可将包括偏置功率、暴露时间、等离子体功率、工艺压力和等离子体化学品的工艺参数用于调节抑制轮廓。本文所述的方法可用于填充垂直特征，诸如钨通孔，以及水平特征诸如垂直NAND(VNANA)字元线。所述方法可用于共形填充和由下向上/由内向外的填充。应用的实例包括逻辑和存储接触填充、DRAM埋入式字元线填充、垂直集成存储栅极/字元线填充、以及使用通过硅穿孔(TSV)的3-D集成。
-
公开(公告)号：CN103155135B
公开(公告)日：2015-09-23
申请号：CN201180048438.1
申请日：2011-10-04
申请人： 诺发系统公司
IPC分类号： H01L21/768 , H01L21/28
CPC分类号： H01L21/76876 , H01L21/28562 , H01L21/76885 , H01L21/76895 , H01L23/53261 , H01L23/53266 , H01L2924/0002 , H01L2924/00
摘要： 本申请涉及由钨或其他导电材料的覆盖层的减损布图所形成的本地互连。钨或其他沉积金属的晶粒尺寸可生长成相对较大的尺寸，由于，例如，在导电期间，当电子从一个晶粒移动到另一个晶粒时在晶粒边界上的电子扩散会减少，因而其导致增大的导电率。
-
公开(公告)号：CN103125013A
公开(公告)日：2013-05-29
申请号：CN201180046456.6
申请日：2011-09-26
申请人： 诺发系统公司
发明人： 高举文 , 拉杰库马尔·亚卡拉朱 , 迈克尔·达内克 , 雷威
IPC分类号： H01L21/28 , H01L21/205 , H01L21/31
CPC分类号： H01L21/28556 , H01L21/76876 , H01L21/76877 , H01L21/76879
摘要： 一种用于处理基板的方法，其包括：提供基板，该基板包括金属层、设置在金属层上的介电层、以及形成在该介电层中的穿孔和沟槽中的至少一种；在第一沉积周期内，使用化学气相沉积法（CVD）沉积金属，其中第一沉积周期比金属沉积在金属层所需要的第一核化周期要长；在第二核化延迟周期前，停止第一沉积周期，其中第二核化周期为金属沉积在介电层上所必须的；执行沉积以及停止步骤N次，其中N为大于或等于1的整数；在执行步骤后，在比第二核化延迟周期长的第二沉积周期内，使用CVD沉积该金属。
-
-
-
-
-
-
-
-
-
搜索结果
10 条记录 (耗时 0.028 秒)
