公开(公告)号：CN108666285A

公开(公告)日：2018-10-16

申请号：CN201710638706.4

申请日：2017-07-31

申请人： 东芝存储器株式会社

发明人： 久米一平 ,  松田竹人 ,  奥田真也 ,  村野仁彦

IPC分类号： H01L23/48 ,  H01L21/768

CPC分类号： H01L23/481 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/3065 ,  H01L21/31116 ,  H01L21/76828 ,  H01L21/76831 ,  H01L21/76846 ,  H01L21/76873 ,  H01L21/76874 ,  H01L21/76877 ,  H01L21/76898 ,  H01L23/528 ,  H01L23/53209 ,  H01L23/53295 ,  H01L24/13 ,  H01L2224/13025

摘要： 实施方式提供一种具有能抑制缺陷产生的TSV的半导体装置及半导体装置的制造方法。实施方式的半导体装置具有：半导体衬底，设有从第1面贯通到与所述第1面为相反侧的第2面的贯通孔；金属部，形成于所述贯通孔内部；及绝缘膜，设于所述半导体衬底与所述金属部之间，且具有1μm以下的厚度。而且，实施方式的半导体装置的制造方法包含如下步骤：形成贯通半导体衬底且开口的贯通孔；在所述半导体衬底的第1面上及所述贯通孔的内部，以150℃以下形成具有1μm以下的厚度的绝缘膜；及在所述贯通孔的内部形成金属部。

公开(公告)号：CN107170826A

公开(公告)日：2017-09-15

申请号：CN201611245999.1

申请日：2016-12-29

申请人： 台湾积体电路制造股份有限公司

发明人： 王士玮 ,  张家豪 ,  罗文呈

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/423 ,  H01L21/306

CPC分类号： H01L29/66795 ,  H01L21/3081 ,  H01L21/31144 ,  H01L21/32053 ,  H01L21/76802 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76865 ,  H01L21/76874 ,  H01L21/76876 ,  H01L21/76897 ,  H01L29/785 ,  H01L21/306 ,  H01L29/42356

摘要： 一种半导体装置结构的形成方法被提供。此方法包括形成目标层于基板上，并且形成籽晶层于目标层上。此方法包括形成硬掩模层于籽晶层上，其中硬掩模层包括开口，以暴露出籽晶层的一部分。此方法包括形成导电层于开口中，其中导电层选择性地沉积于籽晶层上。此方法包括利用导电层作为掩模，以蚀刻目标层的一部分。

公开(公告)号：CN105671524A

公开(公告)日：2016-06-15

申请号：CN201610006183.7

申请日：2008-12-20

申请人： 朗姆研究公司

发明人： 阿尔图尔·科利奇

IPC分类号： C23C18/18 ,  C23C18/31 ,  H01L21/70

CPC分类号： B01J31/1633 ,  B01J31/1805 ,  B01J2231/60 ,  B01J2231/62 ,  B01J2531/824 ,  C23C18/1879 ,  C23C18/1882 ,  C23C18/31 ,  H01L21/288 ,  H01L21/76874 ,  C23C18/1889 ,  H01L21/70

摘要： 所呈现的是一种活化氧化表面以进行金属的无电沉积的溶液。该溶液包含粘合剂，该粘合剂具有至少一个能够与该氧化表面形成化学键的官能团以及至少一个能够与催化剂形成化学键的官能团。还呈现了制造电子器件的方法以及使用该方法制造的电子器件。

公开(公告)号：CN103789764B

公开(公告)日：2016-06-08

申请号：CN201310518846.X

申请日：2013-10-29

申请人： 三菱电机株式会社

发明人： 津波大介 ,  西泽弘一郎

IPC分类号： C23C28/00 ,  C25D7/12 ,  H01L21/288 ,  H01L21/768 ,  H01L29/45

CPC分类号： H01L21/76874 ,  C23C18/1651 ,  C23C18/1653 ,  C23C18/31 ,  C23C18/34 ,  C23C18/36 ,  C23C18/54 ,  C25D3/16 ,  C25D3/18 ,  C25D3/38 ,  C25D3/50 ,  C25D5/10 ,  C25D7/123 ,  C25D15/00 ,  H01L21/288 ,  H01L21/4875 ,  H01L21/76843 ,  H01L21/76873 ,  H01L21/76898 ,  H01L23/36 ,  H01L23/49811 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00012 ,  H01L2924/00

摘要： 本发明涉及半导体元件的制造方法、半导体元件。本发明的目的在于提供一种在基板与金属层之间具有覆盖性好的层并且用该层能抑制作为金属层的成分的Cu等向基板扩散的半导体元件的制造方法及半导体元件。具备：将基板（10）浸渍在包含金属离子的液体中，使金属催化剂（12a）附着在该基板的表面的工序；将附着有该金属催化剂的该基板浸渍在无电解电镀液中以在该基板形成无电解电镀层（14）的工序；将该基板浸渍在电解电镀液中，将该无电解电镀层作为供电层在该无电解电镀层上形成电解电镀层（16）的工序；以及在该电解电镀层上用Cu或Ag形成金属层（18）的工序。该电解电镀层用与该金属层不同的材料形成。

公开(公告)号：CN104272441A

公开(公告)日：2015-01-07

申请号：CN201380022693.8

申请日：2013-03-27

申请人： 诺发系统公司

发明人： 阿南德·查德拉什卡 ,  爱思特·杰恩 ,  拉什纳·胡马雍 ,  迈克尔·达内克 ,  高举文 ,  王德齐

IPC分类号： H01L21/31 ,  H01L21/205

CPC分类号： H01L21/76879 ,  C23C16/045 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/321 ,  H01L21/32133 ,  H01L21/32136 ,  H01L21/7685 ,  H01L21/76865 ,  H01L21/76874 ,  H01L21/76876 ,  H01L21/76877 ,  H01L21/76883 ,  H01L21/76898 ,  H01L27/1052 ,  H01L27/10891

摘要： 本发明描述了以钨来填充特征的方法以及相关系统和设备。这些方法包括由里朝外填充技术以及特征内的保形沉积。由里朝外填充技术可包括在特征内的蚀刻过的钨层上的选择性沉积。根据各种实施例可使用保形与非保形蚀刻技术。本发明所述的这些方法可用于填充例如钨通孔的垂直特征、以及例如垂直NAND(VNAND)字线的水平特征。应用的实例包括逻辑和内存接点填充、DRAM埋入式字线填充、垂直集成内存栅极/字线填充以及具有硅通孔(TSVs)的3-D集成。

公开(公告)号：CN101853782B

公开(公告)日：2014-11-12

申请号：CN200910140384.6

申请日：2009-07-21

申请人： 海力士半导体有限公司 ,  汉阳大学校产学协力团

发明人： 廉胜振 ,  金载洪 ,  姜圣君 ,  韩元奎

IPC分类号： H01L21/02 ,  H01L23/532 ,  H01L21/768

CPC分类号： H01L23/53238 ,  H01L21/288 ,  H01L21/76861 ,  H01L21/76873 ,  H01L21/76874 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

摘要： 本发明提供用于ULSI半导体器件的具有自组装单分子层的铜线及其制造方法。铜线包括：层间电介质、自组装单分子层、在该单分子层上的催化颗粒、以及在具有催化颗粒的单分子层上的铜层。所述方法包括以下步骤：在具有金属线形成区域的半导体衬底上形成层间电介质；在金属线形成区域上形成自组装单分子层；在自组装单分子层上吸附催化颗粒；使用化学镀工艺在吸附具有催化颗粒的自组装单分子层上形成铜籽晶层；和在铜籽晶层上形成铜层以填充金属线形成区域。

公开(公告)号：CN101563763B

公开(公告)日：2012-04-25

申请号：CN200780046889.5

申请日：2007-12-08

申请人： 朗姆研究公司

发明人： 弗里茨·雷德克 ,  约翰·博伊德 ,  耶兹迪·多尔迪 ,  衡石·亚历山大·尹 ,  李时健

IPC分类号： H01L21/316 ,  C23C16/40

CPC分类号： C25D7/123 ,  C23C18/1653 ,  C23C28/023 ,  C23C28/322 ,  C23C28/34 ,  C23C28/341 ,  H01L21/28562 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/76856 ,  H01L21/76862 ,  H01L21/76873 ,  H01L21/76874 ,  H01L23/53238 ,  H01L2221/1089 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明涉及半导体器件布线的方法和系统。本发明的一方面是将铜层沉积到阻挡层上以便在其间产生基本上不含氧的分界面的方法。在一个实施例中，该方法包括提供基本上没有氧化物的阻挡层表面。该方法还包括在该没有氧化物的阻挡层表面上沉积一定量的原子层沉积(ALD)铜，其有效防止该阻挡层的氧化。该方法进一步包括在该ALD铜上方沉积填隙铜层。本发明的另一方面是将铜层沉积到阻挡层上以便在其间产生基本上不含氧的分界面的系统。在一个实施例中，该集成系统包括至少一个阻挡层沉积模块。该系统还包括ALD铜沉积模块，配置为通过原子层沉积来沉积铜。该系统进一步包括铜填隙模块和至少一个连接至该至少一个阻挡层沉积模块和该ALD铜沉积模块的传送模块。该传送模块配置为该基片可在这些该模块传递而基本上不暴露于氧化物形成环境。

公开(公告)号：CN101578393A

公开(公告)日：2009-11-11

申请号：CN200880001378.6

申请日：2008-07-18

申请人： 日矿金属株式会社

发明人： 矢部淳司 ,  伊藤顺一 ,  日角义幸 ,  关口淳之辅 ,  伊森彻

IPC分类号： C23C18/18 ,  C23C14/34 ,  C23C18/32 ,  C23C18/44 ,  C23C28/02 ,  H01L21/288 ,  H01L21/3205 ,  H01L23/52

CPC分类号： H01L21/76843 ,  C23C14/165 ,  C23C14/584 ,  C23C18/1879 ,  C23C18/31 ,  C23C18/54 ,  H01L21/288 ,  H01L21/76873 ,  H01L21/76874 ,  H01L23/53238 ,  H01L2221/1089 ,  H01L2924/0002 ,  Y10T428/12493 ,  Y10T428/12507 ,  Y10T428/12514 ,  Y10T428/24917 ,  H01L2924/00

摘要： 本发明涉及一种镀敷物以及该镀敷物的制造方法。所述镀敷物是能够通过无电镀而形成超微细配线的、具有以薄且均匀的膜厚形成的籽晶层的镀敷物，而且，在形成籽晶层前能够消除形成阻挡层和催化剂金属层这二层的烦杂。本发明的镀敷物，是在基材上形成具有无电镀的催化活性的金属(A)与能够与无电镀液中含有的金属离子置换镀敷的金属(B)的合金薄膜，并在该合金薄膜上通过无电解置换和还原镀而形成了金属薄膜的镀敷物，该具有催化活性的金属(A)与该能够置换镀敷的金属(B)的合金薄膜，是使该金属(A)为5原子％～40原子％的组成，该通过无电解置换和还原镀而形成的金属薄膜是厚度为10nm以下、电阻率为10μΩ·cm以下的金属薄膜。优选所述金属(B)对金属薄膜的金属具有阻挡功能。

公开(公告)号：CN100524712C

公开(公告)日：2009-08-05

申请号：CN200680001918.1

申请日：2006-01-10

申请人： 国际商业机器公司

发明人： 古川俊治 ,  马克·C.·哈克 ,  史蒂文·J.·福尔摩斯 ,  大卫·V.·霍拉克 ,  查尔斯·W.·考伯格三世

IPC分类号： H01L23/48

CPC分类号： H01L21/76885 ,  H01L21/76816 ,  H01L21/7682 ,  H01L21/76837 ,  H01L21/76852 ,  H01L21/76862 ,  H01L21/76871 ,  H01L21/76874 ,  H01L23/5283 ,  H01L23/53209 ,  H01L2221/1089 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

摘要： 使用形成结构(心轴)的图案并且激活该结构的侧壁的方法形成导电侧壁间隔物结构。金属离子被附着于该结构的侧壁上并且该金属离子被还原以形成种子材料。该结构接着被修整并且种子材料被敷镀以在该结构的侧壁上形成布线。

公开(公告)号：CN100477158C

公开(公告)日：2009-04-08

申请号：CN200610073921.6

申请日：2006-01-23

申请人： 株式会社东芝

发明人： 坂田敦子 ,  和田纯一 ,  尾本诚一 ,  羽多野正亮 ,  山下创一 ,  东和幸 ,  中村直文 ,  山田雅基 ,  木下和哉 ,  坚田富夫 ,  莲沼正彦

IPC分类号： H01L21/768 ,  H01L21/28 ,  H01L21/3205

CPC分类号： H01L21/31616 ,  C23C16/045 ,  C23C16/45536 ,  C23C16/482 ,  H01L21/02178 ,  H01L21/02186 ,  H01L21/02244 ,  H01L21/02255 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/67109 ,  H01L21/67748 ,  H01L21/6831 ,  H01L21/68742 ,  H01L21/68764 ,  H01L21/68771 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76828 ,  H01L21/76831 ,  H01L21/76835 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76855 ,  H01L21/76858 ,  H01L21/76864 ,  H01L21/76873 ,  H01L21/76874 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： 提供一种与布线材料的密接性良好且具有高阻挡性的金属膜的半导体器件及其制造方法。通过下述工序形成高密度的金属膜和金属氧化膜，其中包括：在第一基板温度，放出在表面形成有凹部的绝缘膜中和绝缘膜表面的氧化源的工序；在低于第一基板温度的第二基板温度下，在绝缘膜上形成金属膜的工序；在形成金属膜后，利用残留在绝缘膜中的氧化源，使金属膜的至少一部分氧化的工序。