-
公开(公告)号：CN105978550A
公开(公告)日：2016-09-28
申请号：CN201510764212.1
申请日：2015-11-10
申请人： 瑞昱半导体股份有限公司
IPC分类号： H03K19/094
CPC分类号： H03K19/018557 , H03K19/09429
摘要： 本发明包含一种具有动态输出阻抗的逻辑信号驱动装置，该驱动装置的一实施例包含：一有限状态机，用来接收一逻辑信号以及输出一状态变量；一驱动器电路，用来接收该逻辑信号，以及于一第一电路节点驱动一来源电压，其中该第一电路节点具有一输出阻抗，该输出阻抗被该状态变量控制；一负载电路，用来于一第二电路节点接收一负载电压；以及一传输线，用来耦接该第一电路节点与该第二电路节点。
-
公开(公告)号：CN100444523C
公开(公告)日：2008-12-17
申请号：CN200610007894.2
申请日：2006-02-23
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H03K19/0185
CPC分类号： H03K19/0016 , H03K19/0013 , H03K19/09429
摘要： 本发明提供一种双电压三态缓冲器电路，包括三态逻辑控制单元、电平移位器、以及后置驱动器电路。三态逻辑控制单元操作在低供应电压。电平移位器接收来自三态逻辑控制单元的一或多个输入信号，且与输出控制电路一起操作，用以控制电平移位器的两差动输出端。后置驱动器电路具有串联的PMOS晶体管及NMOS晶体管，且由电平移位器的两该差动输出端所驱动。其中，电平移位器、输出控制电路、以及后置驱动器电路操作在高供应电压。当三态逻辑控制单元产生多个输入信号以使后置驱动器电路处于高阻抗状态时，输出控制电路与电平移位器一起操作来关闭PMOS及NMOS晶体管，以使电平移位器隔离于高供应电压。
-
公开(公告)号：CN1143314C
公开(公告)日：2004-03-24
申请号：CN99105563.2
申请日：1999-03-08
IPC分类号： G11C7/00
CPC分类号： B24B37/04 , B24B9/065 , H03K19/0013 , H03K19/018592 , H03K19/09429
摘要： 本发明公开了一种三态缓冲器电路。该缓冲器电路包括一个连接到缓冲器输入节点的输入级，该输入级被配置为当缓冲器选通信号为选通时接收输入信号；还包括一个连接在输入级的电平转换级，该电平转换级被安排为当缓冲器选通信号为选通时，响应于输入信号输出一组电平转换级控制信号；还包括连接到电平转换级的输出级。该输出级被配置为当缓冲器选通信号为选通时，响应于该组电平转换级控制信号在缓冲器输出节点输出输出信号。
-
公开(公告)号：CN1241782A
公开(公告)日：2000-01-19
申请号：CN99105563.2
申请日：1999-03-08
IPC分类号： G11C7/00
CPC分类号： B24B37/04 , B24B9/065 , H03K19/0013 , H03K19/018592 , H03K19/09429
摘要： 本发明公开了一种三态缓冲器电路。该缓冲器电路包括一个连接到缓冲器输入节点的输入级,该输入级被配置为当缓冲器选通信号为选通时接收输入信号;还包括一个连接在输入级的电平转换级,该电平转换级被安排为当缓冲器选通信号为选通时,响应于输入信号输出一组电平转换级控制信号;还包括连接到电平转换级的输出级。该输出级被配置为当缓冲器选通信号为选通时,响应于该组电平转换级控制信号在缓冲器输出节点输出输出信号。
-
公开(公告)号：CN1007203B
公开(公告)日：1990-03-14
申请号：CN86107155
申请日：1986-11-01
申请人： 西门子公司
发明人： 鲁迪格尔·霍夫曼
IPC分类号： H04Q3/52
CPC分类号： H03K19/09429 , H04Q3/521
摘要： 在宽带信号的空间耦合装置中，每个耦合元件由一个C-MOS或非门和一个C-MOS与非门组成。耦合元件可由一译码器控制的耦合点专用的存贮单元予以控制，它的一个输入端接在所属的信号输入线上，而它的另一个输入端接在前述存贮单元的输出，即互补输出端上。而接在C-MOS与非门和C-MOS或非门输出端上的是一个C-MOS推挽输出线路的两个输入端，其输出形成了该耦合元件的输出。推挽输出线路完全象C-MOS与非门和C-MOS或非门一样，其两个源极由两个符合C-MOS逻辑电平的电势源供电。
-
公开(公告)号：CN104079290A
公开(公告)日：2014-10-01
申请号：CN201310272473.2
申请日：2013-03-25
申请人： 飞思卡尔半导体公司
IPC分类号： H03K19/094
CPC分类号： H03K19/09429 , H03K3/35625
摘要： 本发明涉及一种具有电阻性多晶路由的触发器电路。一种锁存器电路具有三态门和反向三态门，其共享相同的互补控制。当三态门被关断时，反向三态门锁定三态门的输出。互补的控制信号包括第一未掺杂多晶硅带。反向三态门的输出可经由第二未掺杂多晶硅带耦接至三态门的输出。
-
公开(公告)号：CN101467351B
公开(公告)日：2011-12-14
申请号：CN200780021721.9
申请日：2007-06-07
申请人： 斯欧普迪克尔股份有限公司
发明人： 卡尔潘都·夏斯特里
IPC分类号： H03K19/0185
CPC分类号： H03K19/09429
摘要： 一种CMOS驱动器电路，其被配置为在传输预定数量的相似值的数据位后，提供三态条件，减少沿着传输信道的符号间干扰(ISI)的出现。在传输信道为带宽受限的情况下，三态技术的使用允许在指定的位周期期间完全转换到供电轨。
-
公开(公告)号：CN100581061C
公开(公告)日：2010-01-13
申请号：CN200710184919.0
申请日：2007-10-29
申请人： 旺宏电子股份有限公司
IPC分类号： H03K19/0185
CPC分类号： H03K19/09429
摘要： 一种低电压互补金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)制作的三态缓冲器(Tri-State Buffer)，包括逻辑装置、偏置装置及开关装置。逻辑装置接收输入信号及启用信号并据以产生第一控制信号及第二控制信号。偏置装置接收第一控制信号，并据以控制第三控制信号的信号电平。开关装置接收第二及第三控制信号，并分别于第二及第三控制信号启用时耦接输出端至第一外部电压端及第二外部电压端。其中，当启用信号非启用时，第二及第三控制信号同时非启用，使得输出端同时与第一及第二外部电压端浮接(Floating)，并使输出端处于高阻抗状态。
-
公开(公告)号：CN1294336C
公开(公告)日：2007-01-10
申请号：CN02130839.X
申请日：2002-10-08
申请人： 日长石有限公司
IPC分类号： E21B23/08
CPC分类号： H03K19/09429
摘要： 一种同心套管千斤顶具有一套管支架和一套管驱动器，该套管驱动器采用液压流体使得同心内套管柱在井内垂直升降。该套管千斤顶与套管柱相连并能够通过驱动套管来操作安装在套管下端上的向下钻进工具。该套管千斤顶包括一壳体和一空心活塞。活塞上设有一外部密封件，用于保持千斤顶的空心活塞和主体之间的液压力。下部活塞杆穿过套管千斤顶壳体的底座被拧到井孔中的同心套管柱上。空心活塞的上部活塞杆延伸到套管千斤顶壳体的顶部之上与该地面钻井设备相连。两个可液压收缩的支承件配合进空心活塞的凹入区域并在活塞处于其上位后支承该套管和活塞的重量。
-
公开(公告)号：CN1201264C
公开(公告)日：2005-05-11
申请号：CN99125247.0
申请日：1999-11-30
申请人： 恩益禧电子股份有限公司
发明人： 原浩司
CPC分类号： H03K17/223 , H03K19/09429
摘要： 本发明提供一种供电电路，可确保IC的一端在该IC上电后至开始操作之前处于高阻抗状态。该供电电路内置于一个同步IC存储器之中，它包括：环形计数器，输出控制电路，以及脉冲信号控制电路。环形计数器在同步IC存储器上电后连续产生一个脉冲信号。输出控制电路在该脉冲信号输入至输出控制电路时，将同步IC存储器的输出端控制为高阻抗状态。脉冲信号控制电路在输入了时钟信号CLK之后，中断向输出控制电路输入脉冲信号。
-
-
-
-
-
-
-
-
-
搜索结果
37 条记录 (耗时 0.015 秒)
