公开(公告)号：EP2835825A1

公开(公告)日：2015-02-11

申请号：EP14178657.4

申请日：2014-07-25

申请人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives ,  STmicroelectronics SA ,  Centre National de la Recherche Scientifique

发明人： Solaro, Yohann ,  Cristoloveanu, Sorin ,  Fenouillet-Beranger, Claire ,  Fonteneau, Pascal

IPC分类号： H01L27/02 ,  H01L27/12 ,  H01L29/74 ,  H01L29/749 ,  H01L29/423 ,  H01L29/10

CPC分类号： H01L27/0262 ,  H01L27/1203 ,  H01L29/1012 ,  H01L29/42308 ,  H01L29/66477 ,  H01L29/7436 ,  H01L29/747 ,  H01L29/749 ,  H01L29/78 ,  H01L29/7833

摘要： L'invention concerne un circuit intégré, comprenant un dispositif de protection contre les décharges électrostatiques incluant :
-une couche isolante enterrée (2) comportant une épaisseur inférieure ou égale à 50nm ;
-des premiers et deuxième transistors bipolaires disposés sur la couche isolante enterrée (2), un de ces transistors bipolaires étant un transistor NPN, l'autre de ces transistors étant un transistor PNP, la base du premier transistor bipolaire étant confondue avec le collecteur du deuxième transistor bipolaire et la base du deuxième transistor bipolaire étant confondue avec le collecteur du premier transistor bipolaire, les premier et deuxième transistors bipolaires étant configurés pour conduire sélectivement un courant de décharge entre deux électrodes (A, K) du dispositif de protection ;
-un premier plan de masse semi-conducteur (93) disposé sous la couche isolante enterrée, adapté à être polarisé électriquement, s'étendant à l'aplomb de la base (43) du premier transistor bipolaire, présentant un premier type de dopage identique à celui de la base du premier transistor bipolaire et présentant une densité de dopage au moins dix fois supérieure à celle de la base du premier transistor bipolaire.

摘要翻译： 本发明涉及在集成电路上的静电放电保护装置。 还有就是绝缘材料层，一个是NPN晶体管，另一个是PNP晶体管上的掩埋绝缘材料层为50nm或更小的厚度以及第一和第二双极晶体管。 所述第一晶体管的基极被合并与所述第二晶体管的集电极和所述第二晶体管的基极被合并与所述第一晶体管的集电极。 所述第一和第二双极晶体管被配置为选择性进行保护装置的两个电极之间的放电电流。 还有就是绝缘材料层下的第一半导体接地平面，被电偏置，扩展，直到它是垂直与所述第一双极晶体管的基极，参展掺杂相同的第一类型与掺杂以做的第一双极型晶体管的基极的 密度至少十倍以上。

公开(公告)号：EP2685500A1

公开(公告)日：2014-01-15

申请号：EP13175435.0

申请日：2013-07-05

申请人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives ,  STmicroelectronics SA

发明人： Fenouillet-Beranger, Claire ,  Fonteneau, Pascal

IPC分类号： H01L27/12 ,  H01L27/02 ,  H01L27/06

CPC分类号： H01L27/1203 ,  H01L27/0262 ,  H01L27/0296 ,  H01L27/0688 ,  H01L27/1207

摘要： L'invention concerne un circuit intégré (9), comprenant :
-des premier et deuxième composants électroniques (1, 2);
-une couche isolante enterrée (92) de type UTBOX ;
-des premier et deuxième plans de masse (11, 21) à l'aplomb des premier et deuxième composants électroniques ;
-des premier et deuxième caissons (12, 22) en contact;
-des première et deuxième électrodes (14, 24) de polarisation en contact avec les premier et deuxième caissons et avec les premier et deuxième plans de masse;
-une troisième électrode (17) en contact avec le premier caisson;
-une première tranchée d'isolation (62) séparant les première et troisième électrodes et s'étendant au travers de la couche isolante enterrée (92) jusque dans le premier caisson ;
-une deuxième tranchée d'isolation (13) isolant la première électrode du premier composant, et ne s'étendant pas jusqu'à l'interface entre le premier plan de masse et le premier caisson.

摘要翻译： 电路（9）具有一组电子部件（1，2）：如全耗尽硅绝缘体上FET和超薄埋入氧化物层类型的埋入绝缘层（92），没被下放置 设置电子部件。 一个电极连接到一个电压电平（E1），和另一个电极连接到另一个电压电平（E2）。 的隔离沟槽（62）分离前电极和第三电极。 另一个隔离沟槽（13）分离前电极和未达到计划的接地和一个之间的接口的半导电阱（12）。

公开(公告)号：EP4047642A1

公开(公告)日：2022-08-24

申请号：EP22167250.4

申请日：2010-12-20

申请人： Commissariat à l'Energie Atomique et aux Energies Alternatives ,  STMicroelectronics Crolles 2 SAS

发明人： Fenouillet-Beranger, Claire ,  Denorme, Stéphane ,  Coronel, Philippe

IPC分类号： H01L21/762

摘要： Un substrat hybride comporte des première (1) et seconde (3) zones actives en matériaux semi-conducteur décalées latéralement et séparées par une zone d'isolation (5). Les surfaces principales de la zone d'isolation (5) et de la première zone active (1) forment un plan. Le substrat hybride est obtenu à partir d'un substrat souche comportant successivement des couches en premier (2) et second (4) matériaux semi-conducteurs séparées par une couche d'isolation (6). Un unique masque de gravure est utilisé pour structurer la zone d'isolation (5), la première zone active (1) et la seconde zone active (3). La surface principale de la première zone active (1) est libérée formant ainsi des zones vides dans le substrat souche. Le masque de gravure est éliminé au-dessus de la première zone active (1). Un premier matériau d'isolation est déposé, aplani et gravé jusqu'à libérer la surface principale de la première zone active (1).

公开(公告)号：EP2743976A1

公开(公告)日：2014-06-18

申请号：EP13196969.3

申请日：2013-12-12

申请人： STmicroelectronics SA ,  STMicroelectronics (Crolles 2) SAS ,  STMicroelectronics, Inc. ,  COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES

发明人： Fenouillet-Beranger, Claire ,  Denorme, Stéphane ,  Loubet, Nicolas ,  Liu, Qing ,  Richard, Emmanuel ,  Perreau, Pierre

IPC分类号： H01L21/762

CPC分类号： H01L21/76283 ,  H01L21/84 ,  H01L27/1207

摘要： L'invention concerne un procédé de fabrication d'un substrat hybride SOI/massif, comprenant les étapes suivantes :
a) partir d'une plaquette SOI comprenant une couche semiconductrice monocristalline appelée couche SOI (3), sur une couche isolante (2), sur un substrat semiconducteur monocristallin (1) ;
b) déposer sur la couche SOI au moins une couche de masquage (17, 18) et former des ouvertures traversant la couche de masquage, la couche SOI et la couche isolante jusqu'à atteindre le substrat ;
c) faire croître par une alternance répétée d'étapes d'épitaxie sélective et de gravure partielle un matériau semiconducteur (27) ; et
d) graver des tranchées d'isolement entourant lesdites ouvertures remplies de matériau semiconducteur, en empiétant vers l'intérieur sur la périphérie des ouvertures.

摘要翻译： 该方法包括在绝缘体上半导体（SOI）层（3）上沉积掩模层（17,18），以及形成穿过掩模层，SOI层和绝缘层（2）的开口， 晶体半导体衬底（1）。 通过选择性外延和部分蚀刻步骤的重复交替，半导体材料生长到期望的最终水平，而不形成间隔物。 围绕填充有半导体材料的开口的绝缘沟槽（30）被蚀刻，同时在开口的周边上向内侵入。

公开(公告)号：EP1734568A2

公开(公告)日：2006-12-20

申请号：EP06115549.5

申请日：2006-06-15

申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ,  STMicroelectronics ( Crolles 2) SAS

发明人： Barbe, Jean-Charles ,  Barraud, Sylvain ,  Fenouillet-Beranger, Claire ,  Gallon, Claire ,  Halimaoui, Aomar

IPC分类号： H01L21/336 ,  H01L29/10 ,  H01L29/786

CPC分类号： H01L29/7842 ,  H01L29/1033 ,  H01L29/66636 ,  H01L29/78618

摘要： Dispositif semi-conducteur de type transistor, comportant :
- un substrat (1),
- une couche isolante comportant des parois latérales formées de part et d'autre de la source (100) et du drain (102),
- des zones de drain (100), de canal (2a), et de source (102), la zone de canal étant formée sur la couche isolante et étant contrainte par les zones de drain et de source, comprises entre les parties latérales,
- une grille (4), séparée du canal par un isolant de grille.

摘要翻译： 该装置具有衬底（1），并且在漏极（100）和源极（102）的区域的两侧形成有侧壁的绝缘层。 沟道区（2a）形成在绝缘层上并被漏源区限制。 漏区和源区由与网格参数的不同热膨胀系数相同的材料制成，并且直接形成在绝缘层上，并且通过绝缘栅将栅极（4）与沟道分离。 对于在基板上形成绝缘晶体管的方法，还包括独立权利要求。

公开(公告)号：EP1734568A3

公开(公告)日：2009-12-09

申请号：EP06115549.5

申请日：2006-06-15

申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ,  STMicroelectronics (Crolles 2) SAS

发明人： Barbe, Jean-Charles ,  Barraud, Sylvain ,  Fenouillet-Beranger, Claire ,  Gallon, Claire ,  Halimaoui, Aomar

IPC分类号： H01L21/336 ,  H01L29/10 ,  H01L29/786

CPC分类号： H01L29/7842 ,  H01L29/1033 ,  H01L29/66636 ,  H01L29/78618

摘要： Dispositif semi-conducteur de type transistor, comportant :
- un substrat (1),
- une couche isolante comportant des parois latérales formées de part et d'autre de la source (100) et du drain (102),
- des zones de drain (100), de canal (2a), et de source (102), la zone de canal étant formée sur la couche isolante et étant contrainte par les zones de drain et de source, comprises entre les parties latérales,
- une grille (4), séparée du canal par un isolant de grille.

公开(公告)号：EP1947686A2

公开(公告)日：2008-07-23

申请号：EP08100640.5

申请日：2008-01-18

申请人： STMicroelectronics (Crolles 2) SAS ,  COMMISSARIAT A L'ENERGIE ATOMIQUE

发明人： Coronel, Philippe ,  Fenouillet-Beranger, Claire

IPC分类号： H01L21/336 ,  H01L21/84 ,  H01L27/12

CPC分类号： H01L21/84 ,  H01L21/823807 ,  H01L21/823878 ,  H01L27/1203 ,  H01L27/1207 ,  H01L29/78648

摘要： Dispositif (1) à MOSFET sur SOI, comprenant :
- une région supérieure (102) comportant au moins un premier dispositif semi-conducteur (106) de type MOSFET réalisé sur une première couche de semi-conducteur (118) empilée sur une première couche diélectrique (126), une première couche métallique (128a) et une première portion (132a) d'une seconde couche de semi-conducteur,
- une région inférieure (104) comportant au moins un second dispositif semi-conducteur (134) de type MOSFET réalisé sur une seconde portion (132b) de la seconde couche de semi-conducteur (132), une grille (128b) du second dispositif semi-conducteur étant formée par au moins une portion métallique,

la seconde couche de semi-conducteur étant disposée sur une seconde couche diélectrique (146) empilée sur une seconde couche métallique (148).

摘要翻译： 器件（1）具有包括MOSFET型半导体器件即P沟道MOS晶体管（106）的上部区域（102），金属栅极（108）布置在半导体层（118）上。 下部区域（104）具有设置在另一半导体层的部分（132b）上的MOSFET型半导体器件，即N沟道MOS晶体管（134），其中层由应变硅制成。 晶体管（134）具有由金属层的一部分形成的栅极（128b）。 后半导体层布置在堆叠在另一金属层（148）上的绝缘层（146）上。 还包括用于制造绝缘体上硅MOSFET器件的方法的独立权利要求。

公开(公告)号：EP1746643A1

公开(公告)日：2007-01-24

申请号：EP06291159.9

申请日：2006-07-18

申请人： STMicroelectronics ( Crolles 2) SAS ,  COMMISSARIAT A L'ENERGIE ATOMIQUE

发明人： Coronel, Philippe ,  Gallon, Claire ,  Fenouillet-Beranger, Claire

IPC分类号： H01L21/762

CPC分类号： H01L21/76254

摘要： Pour réaliser un transistor MOS sur un substrat en silicium (SOI) placé sur une couche d'oxyde enterré (BOX), le transistor étant réalisé dans une zone active du substrat délimitée par une région isolante, on forme la région isolante, on réalise une région de grille et des régions de source et de drain qui délimitent entre elles un canal de sorte que la région de grille s'étende au-dessus du canal.
La région isolante est réalisée en procédant à une formation localisée d'une zone en matériau apte à être gravé sélectivement par rapport au silicium, en gravant sélectivement ledit matériau, et en déposant un matériau diélectrique à l'endroit de la gravure.
En outre, la gravure est réalisée postérieurement à la réalisation de la région de grille.

摘要翻译： 该方法包括限定绝缘区域，以及形成栅极区域（G），限定沟道的源极和漏极区域，使得栅极区域在沟道上方延伸。 绝缘区域是通过局部地形成由硅 - 锗合金形成的区域而形成的，相对于硅选择性地蚀刻合金并在蚀刻的位置沉积介电材料。 在沉积在掩埋氧化物层上方的形成绝缘体上半导体衬底上的栅极区域之后进行蚀刻。 对于包括金属氧化物半导体晶体管的集成电路，还包括独立权利要求。