公开(公告)号：EP1136833A1

公开(公告)日：2001-09-26

申请号：EP01104285.0

申请日：2001-02-22

申请人： Infineon Technologies AG

发明人： Ayadi, Kamel, Dr. ,  Lindolf, Jürgen, Dr. ,  Oezoguz-Geissler, Nedim

IPC分类号： G01R31/316

CPC分类号： G11C29/50

摘要： Es wird eine Schaltungsanordnung (1) mit einem ersten Spannungsanschluß (2), einem zweiten Spannungsanschluß (3) und einem Steuereingang (4) bereitgestellt. An den ersten Spannungsanschluß (2) wird ein Bezugspotential (5) und an den zweiten Spannungsanschluß (3) wird eine Betriebsspannung (8) angelegt. Der Steuereingang (4) wird mit einer Steuerspannung (7) versorgt, wobei die Steuerspannung (7) Spannungswerte annimmt, die zwischen dem Bezugspotential (5) und der Betriebsspannung (8) alternieren. Das Alternieren der Steuerspannung (7) bewirkt, daß die in der Schaltungsanordnung (1) vorhandenen Bauelemente wie Transistoren und Inverter aktiv sind und dadurch einen beschleunigten Alterungsprozeß erfahren.

摘要翻译： 该方法涉及产生具有两个电压连接和控制输入的电路的存储器件; 将参考电位（5）施加到所述第一电压连接，并将第二电压（8）施加到所述第二电压输入; 以及将控制电压（7）施加到所述控制输入端，由此所述控制电压在所述参考电位和工作电压之间变化。

公开(公告)号：EP1132958A2

公开(公告)日：2001-09-12

申请号：EP01103352.9

申请日：2001-02-13

申请人： Infineon Technologies AG

发明人： Weis, Rolf

IPC分类号： H01L21/8242 ,  H01L27/108

CPC分类号： H01L27/10864 ,  H01L27/10841 ,  H01L27/10885 ,  H01L27/10894

摘要： Die Erfindung betrifft eine Speicherzelle (1), die einen Graben (3) aufweist. In dem Graben (3) ist ein Grabenkondensator angeordnet. Weiterhin ist in dem Graben (3) ein vertikaler Transistor oberhalb des Grabenkondensators gebildet. Zum Anschluß des Gate-Materials (23) des vertikalen Transistors an eine Wortleitung (24) ist ein dielektrische Schicht (12) mit einer Innenöffnung (13) in dem Graben (3) oberhalb des Gate-Materials (23) vorgesehen, die als dielektrischer Ring ausgebildet ist. Der dielektrische Ring ermöglicht einen selbstjustierten Anschluß der Wortleitung (24) an das Gate-Material (23) des vertikalen Transistors.

摘要翻译： 本发明涉及具有沟槽（3）的存储单元（1）。 在沟槽（3）的严重电容器布置。 此外，在沟槽（3）的严重电容器之上的垂直晶体管形成。 对于垂直晶体管的栅极材料（23）的字线的连接（24）是具有在沟槽（3）栅极材料上方的内部开口（13）的介电层（12）（23）提供作为介电 形成环。 介电环允许在垂直晶体管的栅极材料（23）的字线（24）的自对准连接。

公开(公告)号：EP1129823A2

公开(公告)日：2001-09-05

申请号：EP01101549.2

申请日：2001-01-24

申请人： Infineon Technologies AG

发明人： Krämer, Hans, Dr. ,  Taubert, Matthias ,  Loibnegger, Gernot, Dr.

IPC分类号： B24C3/32 ,  B24C11/00

CPC分类号： H01L21/02032 ,  B24C3/322

摘要： Der Erfindung, die die Wiederverwertung von Testwafern zur Gütekontrolle oder beschädigter Wafer im Rahmen der Chipproduktion durch regeneratives Entfernen der zuvor aufgetragenen Schichten betrifft, liegt die Aufgabe zugrunde, ein kostengünstiges, umweltschonendes und zeitsparendes Regenerierungsverfahren zu entwickeln. Gelöst wird diese Aufgabe durch Abtragen der aufgebrachten Schichten mit Nassstrahlen unter Verwendung eines bestimmten Strahlgutes.

摘要翻译： 再生半导体晶片包括通过使用细分散在水中并且具有预定和均匀粒度的鼓风材料进行湿式喷砂来去除晶片上先前施加的层。 二氧化硅，刚玉及其混合物用作鼓风材料。 该材料的粒度小于100微米。 在爆破期间，水压设定在2-5巴之间。 此外，还进行使用氟化氢和碳化硅（SC1和SC2）的晶片的精细清洗。

公开(公告)号：EP1128552A1

公开(公告)日：2001-08-29

申请号：EP00103653.2

申请日：2000-02-21

申请人： Infineon Technologies AG

发明人： Krug, Erwin

IPC分类号： H03H7/12 ,  H03J3/08

CPC分类号： H03H7/12 ,  H03H7/1708 ,  H03H7/1725 ,  H03H7/175 ,  H03J3/08

摘要： Eine Schaltung zur Filterung eines Hochfrequenzsignals, insbesondere in Tunern für Fernsehgeräte, umfaßt einen VCO (6) sowie Tracking-Filter (2, 3, 4), deren Filterbereich von einem Stellsignal (C0) verschiebbar ist. Zum Feinabgleich von Fertigungstoleranzen wird den Filtern (2, 3, 4) ein Korrektursignal (Cl, C2, C3) zugeführt, das am frequenzveränderbaren Element des Filters (2, 3, 4) an dem im Vergleich zum Steuersignal (C0) anderen Pol angelegt wird. Der Wertebereich der Korrektursignale (C1, C2, C3) ist auf den Korrekturbereich beschränkt und ist wesentlich geringer als der Wertebereich für das Stellsignal (C0).

摘要翻译： 一种用于在调谐器的电视机滤波的高频信号，特别地，包括VCO（6）和跟踪滤波器电路（2，3，4），控制信号（C0）的过滤面积是可移动的。 用于滤波器的制造公差的微调（2，3，4）被提供给一个校正信号（CL，C2，C3），其适用于在所述过滤器（2，3，4）的频率可变元件相比于控制信号（C0）其它极 是。 校正信号（C1，C2，C3）的值的范围被限制在校正区域，并且比用于将控制信号（C0）值的范围低得多。

公开(公告)号：EP1126470A2

公开(公告)日：2001-08-22

申请号：EP01100917.2

申请日：2001-01-16

申请人： Infineon Technologies AG

发明人： Esterl, Robert ,  Hönigschmid, Heinz ,  Kandolf, Helmut ,  Röhr, Thomas, Dr.

IPC分类号： G11C11/22

CPC分类号： G11C11/22

摘要： Ein integrierter Halbleiterspeicher weist Speicherzellen (MC) mit ferroelektrischem Speichereffekt auf, die zu Einheiten von Spaltenleitungen (BL1, BL2) und Zeilenleitungen (WL1, WL2) zusammengefaßt sind. Die Speicherzellen (MC) sind jeweils zwischen eine der Spaltenleitungen (BL1) und eine Ladeleitung (PL1) geschaltet. Die Spaltenleitung (BL1) ist an einen Leseverstärker (2) angeschlossen, an dem ein Ausgangssignal (S21) abgreifbar ist, die Ladeleitung (PL1) ist mit einer Treiberschaltung (3) verbunden, durch die die Ladeleitung (PL1) an einem vorgegebenen Potential (V1, GND) anliegt. Die Spaltenleitung (BL1) und die Ladeleitung (PL1) sind in einer inaktiven Betriebsart gemeinsam im Leseverstärker (2) oder in der Treiberschaltung (3) mit einem Anschluß (22) für ein gemeinsames Versorgungspotential (GND) verbunden. Dadurch ist ein relativ schneller Potentialausgleich zwischen den Leitungen (BL1, PL1) möglich. Es kann dadurch eine unbeabsichtigte Veränderung des Speicherzelleninhalts infolge von Störspannungen vergleichsweise gering gehalten werden.

摘要翻译： 一种集成的半导体存储器具有存储单元（MC）与铁电体存储器的效果，这在列线（BL1，BL2）和行线（WL1，WL2）单元进行了总结。 的存储单元（MC）是各列线（BL1）和充电线（PL1）连接中的一个之间。 列线（BL1）连接到感测放大器（2），其输出信号（S21）可以拾取，充电线（PL1）被连接到一个驱动电路（3），通过该充电线（PL1）为预定电位（ V1，GND）施加。 列线（BL1）和充电线（PL1）连接在读出放大器（2）中共同的非活动模式或在具有用于公共电源电位（GND）的端子（22）（3），所述驱动电路。 由此，线（BL1，PL1）之间的相对更快的电位均衡是可能的。 它可以被保持在存储单元中的内容的非预期的变化，由于干扰电压相对较低。

公开(公告)号：EP1124253A1

公开(公告)日：2001-08-16

申请号：EP01102057.5

申请日：2001-01-30

申请人： Infineon Technologies AG

发明人： Engelhardt, Manfred, Dr.

IPC分类号： H01L21/308 ,  H01L21/033

CPC分类号： H01L21/0332 ,  H01L21/3081

摘要： Es wird als Hartmaske eine Maske aus einem gegen den Ätzangriff besonders widerstandsfähigen keramischen Material aufgebracht. Besonders geeignet ist dafür AlN (Aluminiumnitrid). Die hohe Resistenz dieses Materials gegen den Ätzangriff hat den weiteren Vorteil, daß es in der Regel genügt, die Maske als dünne Schicht oder Film aufzubringen. Damit ist auch die Zeit für die Herstellung dieser Masken innerhalb des Halbleiterfertigungsprozesses verringert, während gleichzeitig die Möglichkeit gegeben ist, unter Verwendung dieser Masken sehr tiefe Strukturen zu ätzen.

摘要翻译： 在半导体元件中生产深沟槽或穿孔结构包括使用陶瓷材料作为硬掩模（2）蚀刻半导体材料以暴露要蚀刻的区域（3）。 优点：陶瓷材料为氮化铝。 在硅和硬掩模之间产生由二氧化硅制成的辅助层（4）。 硬掩模被制造成薄的，使得其可以在蚀刻期间被去除。

公开(公告)号：EP1119903A1

公开(公告)日：2001-08-01

申请号：EP99969857.4

申请日：1999-09-27

申请人： Infineon Technologies AG

发明人： CATALA, Stephane

IPC分类号： H03D7/14

CPC分类号： H03D7/1433 ,  H03D7/1425 ,  H03D7/1491 ,  H03D7/165

摘要： The invention relates to a circuit for mixing an input signal and an oscillator signal with each other, comprising a phase splitter to which the oscillator signal is applied and at whose two outputs orthogonal oscillator signals can be picked off; a first difference amplifier, whose input is connected to one of the two outputs; a second difference amplifier, whose input is connected to the other of the two outputs; a first and a second current source, which are each connected in such a way as to supply the first and second difference amplifiers, and which are controlled by the input signal; a first and second phase modifier, which are connected downstream of the first and second difference amplifiers respectively; and a summing device, which is connected downstream of the first and second difference amplifiers.

公开(公告)号：EP1118081A1

公开(公告)日：2001-07-25

申请号：EP99969821.0

申请日：1999-09-13

申请人： Infineon Technologies AG

发明人： RÖHR, Thomas ,  BÖHM, Thomas ,  HÖNIGSCHMID, Heinz ,  BRAUN, Georg

IPC分类号： G11C11/22 ,  G11C7/12 ,  G11C7/22

CPC分类号： G11C11/22 ,  G11C7/12 ,  G11C7/22

摘要： The invention relates to a memory having writable memory cells (MC) as well as a bit line pair (BL, /BL) which links the memory cells (MC) with a differential read amplifier (SA). A control unit (CTR) serves to precharge the bit lines in several stages before a memory cell (MC) is conductively connected to one of the bit lines (BL) during a read access. During a write access the control unit (CTR) carries out no more than a part of the steps provided for a read access and required for precharging the bit lines, before the read amplifier transmits data to the bit line pair (BL, /BL).

公开(公告)号：EP1107313A2

公开(公告)日：2001-06-13

申请号：EP00125798.9

申请日：2000-11-24

申请人： Infineon Technologies AG

发明人： Manyoki, Zoltan

IPC分类号： H01L23/544 ,  G03F7/20

CPC分类号： H01L22/34 ,  G03F1/00 ,  H01L2223/5444 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

摘要： Die integrierte Schaltung (IC) weist in mehreren Verdrahtungsebenen (M1, M2, P) mit Hilfe von Belichtungsmasken (MSKi) erzeugte erste Strukturen (S1) auf, die zur Realisierung einer vom Verwender der Schaltung gewünschten Funktionalität dienen. Weiterhin weist sie in mehreren der Verdrahtungsebenen mit Hilfe der Belichtungsmasken (MSKi) erzeugte zweite Strukturen (S2) auf, die nicht der bestimmten Funktionalität, sondern der Überprüfbarkeit der Zugehörigkeit der verwendeten Belichtungsmasken zu einem gemeinsamen Maskensatz (MSKS) dienen.

摘要翻译： 集成电路（IC）具有电路用户所要求的功能，并且具有通过曝光掩模（MSKi）在多个布线平面（M1，M2，P）中产生的第一结构（S1），并且用于提供给定的功能 。 通过曝光掩模（MSKi）在多个布线平面中产生的第二结构（S2）不能用于给定的功能，而是验证所使用的曝光掩模是否属于相同（共同）掩模组。 更具体地说，可以对第二结构（S2）进行电性评估，从而可以确定在制造期间使用的曝光掩模是否被赋予相同的掩模组。

公开(公告)号：EP1100045A1

公开(公告)日：2001-05-16

申请号：EP99122486.6

申请日：1999-11-11

申请人： Infineon Technologies AG ,  SIEMENS AKTIENGESELLSCHAFT

发明人： Hofmann, Harald ,  Schraud, Gerhard, Dr. ,  Woerz, Hans-Walter

IPC分类号： G06K19/07

CPC分类号： G06K19/07769 ,  G06K19/0723

摘要： Bei Chipkarten mit einer Kontaktschnittstelle und einer kontaktlosen Schnittstelle ist ein gleichzeitiger Betrieb beider Schnittstellen nicht möglich; vielmehr kann nur eine der beiden Schnittstellen betrieben werden. Um bei einer Chipkarte mit einer Kontaktschnittstelle (KI) und einer kontaktlosen Schnittstelle (KLI) beide Schnittstellen (KI, KLI) gleichzeitig zur Datenübertragung betreiben zu können, ist die Kontaktschnittstelle (KI) über eine erste Datenleitung (DL1) und die kontaktlose Schnittstelle (KLI) über eine zweite Datenleitung (DL2) mit einer logischen Schaltung (MC) verbunden. In einer oder in beiden Datenleitungen (DL1, DL2) kann je ein steuerbarer Schalter (Sl, S2) vorgesehen sein, der von der logischen Schaltung (MC) angesteuert wird, die vorzugsweise als Microcontroller oder Microprozessor ausgeführt ist. Aus dem von der Kontaktschnittstelle (KI) gelieferten Takt (CL1) und dem von der kontaktlosen Schnittstelle (KLI) gelieferten Takt (CL2) kann beispielsweise durch disjunktive Verknüpfung in einem ODER-Gatter (O) der Takt (CL) für den Mikrocontroller bzw. den Mikroprozessor (MC) erzeugt werden. Die erfindungsgemäße Chipkarte lässt sich in vorteilhafter Weise als elektronische Geldbörse (EG) mit einem Kontostandanzeigegerät (AZ) realisieren.

摘要翻译： 本发明涉及具有接触接口和非接触式接口的芯片卡。 不能同时操作这两个接口。 只有两个接口之一才能运行。 本发明的目的是同时操作具有一个接触接口（KI）和用于数据传输的非接触式接口（KLI）的芯片卡的接口（KI，KLI）。 接触接口（KI）连接到第一数据线（DL1），非接触式接口（KLI）通过第二数据线（DL2）连接到逻辑电路（MC）。 分别可以在一条或两条数据线（DL1，DL2）中设置可控开关（S1，S2）。 所述开关由逻辑电路（MC）控制，逻辑电路（MC）优选地被实现为微控制器或微处理器。 微控制器或微处理器（MC）的周期（CL）可以由接触接口（KI）提供的周期（CL1）和由非接触式接口（KLI）提供的周期（CL2）通过分离连接生成 例如在OR门（O）中。 本发明的芯片卡可以以有利的方式实现为具有用于帐户状态的显示装置（AZ）的电子钱包（EG）。