利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

335 条记录 (耗时 0.018 秒)

    Integrated circuit of CMOS type comprising first and second circuit parts
    62.
    发明授权
    Integrated circuit of CMOS type comprising first and second circuit parts 有权
    Integrierte Schaltung vom CMOS-Typ mit ersten und zweiten Schaltungsteilen

    公开(公告)号：EP2849218B1

    公开(公告)日：2016-02-03

    申请号：EP13368032.2

    申请日：2013-09-16

    申请人： ST-Ericsson SA

    发明人： Talayssat, Jacques

    IPC分类号： H01L21/8238 ,  H01L21/761 ,  H01L27/092 ,  H01L27/108 ,  H01L27/11 ,  G11C8/10 ,  G11C11/419

    CPC分类号： G11C11/419 ,  G11C8/10 ,  H01L21/761 ,  H01L21/823892 ,  H01L27/0928 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/1104

    摘要： An integrated circuit (100) of CMOS type comprises first (10) and second (20) circuit parts arranged close to one another in a single semiconducting substrate. The circuit combines using a deep doping well (2) for reducing digital noise and implementing a sleep mode for reducing power consumption. Such circuit may contain a random access memory and be a radio communication system-on-chip device. It may advantageously be used within a mobile communication apparatus such as a mobile phone.

    摘要翻译： CMOS型集成电路（100）包括在单个半导体衬底中彼此靠近布置的第一（10）和第二（20）电路部分。 该电路结合使用深掺杂阱（2），以减少数字噪声并实现睡眠模式以降低功耗。 这种电路可以包含随机存取存储器，并且是无线电通信片上系统装置。 它可以有利地用于诸如移动电话的移动通信装置中。

    Semiconductor device
    68.
    发明公开
    Semiconductor device 审中-公开

    公开(公告)号：EP2086005A3

    公开(公告)日：2012-03-14

    申请号：EP08253677.2

    申请日：2008-11-10

    申请人： Renesas Electronics Corporation

    发明人： Maeda, Noriaki

    IPC分类号： H01L27/088 ,  H01L27/092 ,  H01L27/02 ,  H01L27/11

    CPC分类号： H01L27/088 ,  G11C11/412 ,  H01L27/0207 ,  H01L27/092 ,  H01L27/1104

    摘要： A semiconductor device includes a first MISFET and a second MISFET which are formed over a semiconductor substrate and have the same conductive type. The first MISFET has a first gate insulating film arranged over the semiconductor substrate, a first gate electrode arranged over the first gate insulating film, and a first source region and a first drain region. The second MISFET has a second gate insulating film arranged over the semiconductor substrate, a second gate electrode arranged over the second gate insulating film, and a second source region and a second drain region. The first and the second gate electrode are electrically coupled, the first and the second source region are electrically coupled, and the first and the second drain region are electrically coupled. Accordingly, the first and the second MISFET are coupled in parallel. In addition, threshold voltages are different between the first and the second MISFET.

    TRIGATE STATIC RANDOM-ACCESS MEMORY WITH INDEPENENT SOURCE AND DRAIN ENGINEERING, AND DEVICES MADE THEREFROM
    69.
    发明公开
    TRIGATE STATIC RANDOM-ACCESS MEMORY WITH INDEPENENT SOURCE AND DRAIN ENGINEERING, AND DEVICES MADE THEREFROM 有权
    WITH由其得到UNITS独立的输入和输出处理与产品STATIC TRI-GATE DIRECT ACCESS MEMORY

    公开(公告)号：EP2368267A2

    公开(公告)日：2011-09-28

    申请号：EP09835519.1

    申请日：2009-12-09

    申请人： Intel Corporation

    发明人： PILLARESITTY, Ravi ,  RACHMADY, Willy ,  DOYLE, Brian ,  CHAU, Robert S.

    IPC分类号： H01L21/8244 ,  H01L27/11

    CPC分类号： H01L27/1104 ,  H01L21/823814 ,  H01L21/845 ,  H01L27/11 ,  H01L27/1211

    摘要： A static random-access memory (SRAM) circuit includes at least one access device on a first N-type fin (222) including source and drain sections for a pass region, at least one pull-up device on a P-type fin (226), and at least one pull-down device on a second N-type fin (222) including source-and-drain sections for a pull-down region. The SRAM circuit further comprises epitaxial structures (230, 236) on the source and drain sections of the pass and the pull-down devices, wherein the volume of the epitaxial structures on the source section and the drain section of the pass device (230) differs from the volume of the epitaxial structures on the source and drain section of the pull-down device (236) such that the external resistivity (Rext) for the pull-down region is lower than Rext for the pass region.

    Circuit intégré à transistors MOS couplés électrostatiquement et procédé de réalisation d'un tel circuit intégré
    70.
    发明公开
    Circuit intégré à transistors MOS couplés électrostatiquement et procédé de réalisation d'un tel circuit intégré 审中-公开
    一种集成电路，包括静电耦合的MOS晶体管，以及制造其的方法

    公开(公告)号：EP2293327A1

    公开(公告)日：2011-03-09

    申请号：EP10174497.7

    申请日：2010-08-30

    申请人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives

    发明人： Augendre, Emmanuel ,  Vinet, Maud ,  Clavelier, Laurent ,  Batude, Perrine

    IPC分类号： H01L21/822 ,  H01L21/8234 ,  H01L21/8238 ,  H01L27/06 ,  H01L29/49

    CPC分类号： H01L27/1104 ,  H01L21/8221 ,  H01L27/0688 ,  H01L27/11

    摘要： Circuit intégré (100) comportant :
    - un premier transistor (101a) ;
    - un second transistor (101b), disposé sur le premier transistor, dont une région de canal (109b) est formée dans une couche (104b) de semi-conducteur comportant deux faces principales (106b, 108b) sensiblement parallèles ;
    - une portion (117) d'un matériau électriquement conducteur reliée électriquement à une grille (113a) du premier transistor et disposée entre la grille du premier transistor et la région de canal du second transistor ;
    - une couche (103) diélectrique disposée entre la portion du matériau électriquement conducteur et la région de canal du second transistor ;

    et dans lequel
    la section de la région de canal du second transistor est incluse dans la section de la portion du matériau électriquement conducteur, et
    la région de canal du second transistor est disposée entre la portion du matériau électriquement conducteur et une grille du second transistor.

    摘要翻译： 所述电路（100）具有较低的MOS晶体管（101A）和上MOS晶体管（101B）的沟道区域（109B）中的一个栅极之间放置导电部分（117）（113A）。 介电层（103）在导电部和沟道区之间放置。 沟道区的部分位于平行于半导体层（104B）的主表面（106B，108B）的平面和包括在所述导电部分的一个部分。 上晶体管的沟道区域上晶体管的导电部分和栅极（113B）之间放置。 因此独立claimsoft包括用于形成集成电路上的方法。