利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

49 条记录 (耗时 0.023 秒)

    SENSOR NODE, DATA PROCESSING SYSTEM, AND DATA PROCESSING METHOD
    1.
    发明授权
    SENSOR NODE, DATA PROCESSING SYSTEM, AND DATA PROCESSING METHOD 有权
    传感器节点，数据处理系统和数据处理方法

    公开(公告)号：EP2879411B1

    公开(公告)日：2017-05-17

    申请号：EP12881577.6

    申请日：2012-07-25

    申请人： FUJITSU LIMITED

    发明人： SUZUKI, Takahisa ,  YAMASHITA, Koichiro ,  YAMAUCHI, Hiromasa ,  KURIHARA, Koji ,  OTOMO, Toshiya ,  TERANISHI, Yuta

    IPC分类号： H04W4/02 ,  H04W8/26 ,  H04L29/08 ,  H04W84/18 ,  H04W4/00

    CPC分类号： H04W48/08 ,  H04L67/12 ,  H04W4/023 ,  H04W4/38 ,  H04W4/50 ,  H04W8/26 ,  H04W24/00 ,  H04W48/16 ,  H04W84/18

    摘要： Sensor nodes 101 are installed in the installation area A, detect displacement at each installation site, and process data. The sensor nodes 101 include a microprocessor 205 that generates self-identification information based on a combination of plural identification information included in calibration information transmitted by the calibration nodes 401, and self-identification generation information that is included in the calibration information and for identifying data processing apparatuses, respectively; nonvolatile memory 208 that retains the self-identification information; and a wireless communications unit 203 that receives the calibration information from the calibration nodes 401 and performs transmission and reception of data with an adjacent data processing apparatus 101 installed in the installation area.

    摘要翻译： 传感器节点101安装在安装区域A中，检测每个安装现场的位移，并处理数据。 传感器节点101包括微处理器205，该微处理器205基于由校准节点401发送的校准信息中包括的多个识别信息的组合以及校准信息中包括的用于识别数据的自识别代信息来生成自识别信息 处理装置; 保存自我识别信息的非易失性存储器208; 以及无线通信单元203，其从校准节点401接收校准信息并且与安装在安装区域中的相邻数据处理装置101执行数据的发送和接收。

    DATA COLLECTION METHOD, SYSTEM AND DATA COLLECTION PROGRAM
    2.
    发明公开
    DATA COLLECTION METHOD, SYSTEM AND DATA COLLECTION PROGRAM 审中-公开
    DATENSAMMELVERFAHREN，SYSTEM UND DATENSAMMELPROGRAMM

    公开(公告)号：EP2966631A1

    公开(公告)日：2016-01-13

    申请号：EP13877418.7

    申请日：2013-03-07

    申请人： Fujitsu Limited

    发明人： OTOMO, Toshiya ,  YAMASHITA, Koichiro ,  SUZUKI, Takahisa ,  YAMAUCHI, Hiromasa

    IPC分类号： G08C15/00 ,  H04W4/04

    CPC分类号： H04W28/02 ,  H04L67/12 ,  H04W4/38 ,  H04W84/18

    摘要： A given node among nodes (#1) to (#6), ..., (#N) determines whether the contents of data obtained by a sensor of node (#1) as a first node and the contents of data obtained by a sensor of node (#2) as a second node are equivalent. If the contents of the data are determined to be equivalent, the given node among nodes (#1) to (#6), ..., (#N) suspends the transmission by node (#2), of the data obtained from the sensor of node (#2).

    摘要翻译： 节点（＃1）至（＃6），...，（＃N）中的给定节点确定由作为第一节点的节点（＃1）的传感器获得的数据的内容和由 作为第二节点的节点（＃2）的传感器是等效的。 如果数据的内容被确定为等效的，节点（＃1）至（＃6），...，（#N）中的给定节点将节点（＃2）的传输暂停， 节点（＃2）的传感器。

    COMMUNICATION DEVICE, SYSTEM, AND COMMUNICATION METHOD
    4.
    发明公开
    COMMUNICATION DEVICE, SYSTEM, AND COMMUNICATION METHOD 有权
    通信设备，系统和通信方法

    公开(公告)号：EP2892252A1

    公开(公告)日：2015-07-08

    申请号：EP12883686.3

    申请日：2012-08-28

    申请人： Fujitsu Limited

    发明人： YAMAUCHI, Hiromasa ,  YAMASHITA, Koichiro ,  SUZUKI, Takahisa ,  KURIHARA, Koji ,  OTOMO, Toshiya ,  TERANISHI, Yuta

    IPC分类号： H04W4/04 ,  H04W52/02 ,  H04W84/18

    CPC分类号： H04W52/0258 ,  H04W52/0277 ,  H04W84/18 ,  Y02D70/00

    摘要： A sensor node (101-i) is assumed to be able to execute any one among a first operation by which another sensor node (101) is requested to execute data process and if the request is not accepted the sensor node (101-i) starts executing the data processing after waiting for charging and a second operation by which the sensor node (101-i) starts executing the data processing after waiting for charging, without requesting the data processing to be executed. The sensor node (101-i) compares an expected value of a first time that elapses until execution is started by the sensor node (101-i) or the other sensor node (101) when the first operation is executed, and a second time that elapses until execution is started by the sensor node (101-i) when the second operation is executed. Based on the comparison result, the sensor node (101-i) executes among the first operation and the second operation, the operation for which the time that elapses until execution is started is shorter.

    摘要翻译： 假定传感器节点（101-i）能够执行请求另一个传感器节点（101）执行数据处理的第一操作中的任何一个操作，并且如果该请求未被传感器节点（101-i）接受， 在等待充电之后开始执行数据处理，并且在等待充电之后传感器节点（101-i）开始执行数据处理的第二操作不需要执行数据处理。 传感器节点（101-i）比较在执行第一操作时经过传感器节点（101-i）或其他传感器节点（101）开始执行的第一时间的预期值，以及第二时间 直到执行第二操作时由传感器节点（101-i）开始执行为止。 基于比较结果，传感器节点（101-i）在第一操作和第二操作中执行经过直到执行为止所开始的时间较短的操作。

    POSITION ESTIMATION METHOD, SYSTEM, AND POSITION ESTIMATION DEVICE
    5.
    发明公开
    POSITION ESTIMATION METHOD, SYSTEM, AND POSITION ESTIMATION DEVICE 审中-公开
    POSITIONSSCHÄTZUNGSVERFAHREN，SYSTEM UNDPOSITIONSSCHÄTZUNGSVORRICHTUNG

    公开(公告)号：EP2876949A1

    公开(公告)日：2015-05-27

    申请号：EP12881486.0

    申请日：2012-07-18

    申请人： Fujitsu Limited

    发明人： TERANISHI, Yuta ,  YAMASHITA, Koichiro ,  SUZUKI, Takahisa ,  YAMAUCHI, Hiromasa ,  KURIHARA, Koji ,  OTOMO, Toshiya

    IPC分类号： H04W64/00 ,  H04W4/04

    CPC分类号： H04W64/006 ,  G01S5/0278 ,  G01S5/0284 ,  G01S5/0289 ,  H04L67/12 ,  H04W4/70 ,  H04W64/00 ,  H04W84/18

    摘要： A position estimation apparatus (100) acquires, for base devices (102), the number of hops from a target sensor node (101) to a base device (102). The position estimation apparatus (100) calculates, for each base device (102), a distribution of estimated distances corresponding to the total hops, based on the number of hops and a distribution of estimated distances stored in a storage device (110). The position estimation apparatus (100) calculates, for each base device (102), a distribution of estimated positions within a given region (A), based on the distribution of estimated distances, information concerning a range of the given region (A), and information concerning a position of the base device (102). The position estimation apparatus (100) calculates an index that indicates a probability of a position of the target sensor node (101) within the given region (A), based on the sum of distributions of estimated positions concerning the base stations.

    摘要翻译： 位置估计装置（100）从基站装置（102）获取从目标传感器节点（101）到基站装置（102）的跳数。 位置估计装置（100）基于跳数和存储在存储装置（110）中的估计距离的分布，针对每个基本装置（102）计算与总跳数相对应的估计距离的分布。 位置估计装置（100）针对每个基本装置（102），基于估计距离的分布，计算给定区域（A）中的估计位置的分布，关于给定区域（A）的范围的信息， 以及关于基座装置（102）的位置的信息。 位置估计装置（100）基于与基站的估计位置的分布的和来计算表示目标传感器节点（101）在给定区域（A）内的位置的概率的索引。

    INFORMATION PROCESSING SYSTEM
    6.
    发明公开
    INFORMATION PROCESSING SYSTEM 审中-公开
    INFORMATIONSVERARBEITUNGSSYSTEM

    公开(公告)号：EP2657847A1

    公开(公告)日：2013-10-30

    申请号：EP10859818.6

    申请日：2010-11-15

    申请人： Fujitsu Limited

    发明人： YAMASHITA, Koichiro ,  YAMAUCHI, Hiromasa ,  SUZUKI, Takahisa ,  KURIHARA, Koji ,  HAYAKAWA, Fumihiko

    IPC分类号： G06F12/08 ,  G06F1/32 ,  G06F13/36

    CPC分类号： G06F1/3275 ,  G06F1/3225 ,  G06F1/3237 ,  G06F13/1668 ,  G06F13/32 ,  G06F13/364 ,  Y02D10/128 ,  Y02D10/13 ,  Y02D10/14

    摘要： Access contention for a shared resource (106) is resolved while suppressing power consumption in an information processing system (100). A bus controller (108) using a cache miss detecting unit (119), detects first information that indicates with respect to a CPU (101) and a CPU (102), a cache hit or a cache miss. The bus controller (108) using a high-speed I/O detecting unit (120), detects second information that indicates an activated state or a non-activated state of a DMA controller (103) and a DMA controller (104). The bus controller (108) using a generating unit (123), generates a setting signal based on the first information and the second information.

    摘要翻译： 在消除信息处理系统（100）中的功率消耗的同时解决共享资源（106）的访问争用。 使用高速缓存未命中检测单元（119）的总线控制器（108）检测关于CPU（101）和CPU（102）指示的第一信息，高速缓存命中或高速缓存未命中。 使用高速I / O检测单元（120）的总线控制器（108）检测指示DMA控制器（103）和DMA控制器（104）的激活状态或非激活状态的第二信息。 使用生成单元（123）的总线控制器（108）根据第一信息和第二信息生成设定信号。

    MEMORY ACCESS CONTROL DEVICE, MULTI-CORE PROCESSOR SYSTEM, MEMORY ACCESS CONTROL METHOD, AND MEMORY ACCESS CONTROL PROGRAM
    7.
    发明公开
    MEMORY ACCESS CONTROL DEVICE, MULTI-CORE PROCESSOR SYSTEM, MEMORY ACCESS CONTROL METHOD, AND MEMORY ACCESS CONTROL PROGRAM 审中-公开
    设备存储器访问控制，多核心处理器的系统，内存管理和程序存储器访问控制方法

    公开(公告)号：EP2581832A1

    公开(公告)日：2013-04-17

    申请号：EP10852867.0

    申请日：2010-06-08

    申请人： Fujitsu Limited

    发明人： SUZUKI, Takahisa ,  YAMASHITA, Koichiro ,  YAMAUCHI, Hiromasa ,  KURIHARA, Koji ,  WATANABE, Kensuke

    IPC分类号： G06F12/00 ,  G06F9/52

    CPC分类号： G06F12/00 ,  G06F9/526 ,  G06F2209/522

    摘要： In a memory access controller (202), a classifying unit (302) classifies a CPU (#0) to CPU (#3) into a first group of CPUs having made an exclusive access request to a shared memory (201) and a group of CPUs not having an exclusive access request. Subsequently, in the memory access controller (202), a detecting unit (303) detects a CPU having completed exclusive access among the first group of CPUs, and a notifying unit (304) sends to a core standing by for exclusive access among the first group of CPUs, a notification of release from a state of standby.

    摘要翻译： 在一个存储器访问控制器（202），分类单元（302）进行分类的CPU（＃0）至CPU（＃3）为第一组的CPU具有独占访问请求发送到共享存储器（201）和一组由 CPU的不必独占访问请求。 接着，在存储器存取控制器（202），检测单元（303）检测到具有完成了CPU在第一组的CPU之间的独占访问，以及通知单元（304）发送到核心最先进行独占访问待机 CPU组，释放从待机的状态的通知。