利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

113 条记录 (耗时 0.014 秒)

    Data write control circuit having word length conversion function
    4.
    发明公开
    Data write control circuit having word length conversion function 失效
    数据写入控制电路具有字长转换功能

    公开(公告)号：EP0405459A3

    公开(公告)日：1994-03-30

    申请号：EP90112149.1

    申请日：1990-06-26

    申请人： KABUSHIKI KAISHA TOSHIBA

    发明人： Watanabe, Yoshitaka, c/o Intellectual Property Div

    IPC分类号： G11C7/00

    CPC分类号： G06F7/762 ,  G06F5/015 ,  G11C7/1006

    摘要： A rotation controller (38) performs bit rotation in units of 2 bits for 8-bit data supplied from a common data bus (36) in accordance with a mode selection signal (MS) from a mode selector (46) and a column selection state of a column decoder (34) and outputs the 8-bit data. The data bit-rotated by the rotation controller (38) is supplied to a RAM (30) via first to third I/O gate blocks (42a - 42c) each having gates (44) of 8 bits connected to a corresponding one of first to third 8-bit column arrays of the RAM (30). First to third gate con­trollers (48a - 48c) are selectively activated by the column decoder (34). When a 6-bit write mode is selected by the mode selection signal (MS) from the mode selector (46), the first gate controller (48a) activates only gates (44) of 6 upper bits in the first I/O gate block (42a), the second gate controller (48b) activates only gates (44) of 2 lower bits in the first I/O gate block (42a) and gates (44) of 4 upper bits in the second I/O gate block (42b), and the third gate controller (48c) activates only gates (44) of 4 lower bits in the second I/O gate block (42b) and gates (44) of 2 upper bits in the third I/O gate block (42c).

    摘要翻译： 根据来自模式选择器（46）的模式选择信号（MS）和列选择状态（46），旋转控制器（38）以2位为单位对从公共数据总线（36）提供的8位数据执行位旋转。 列解码器（34）的输出并输出8位数据。 由旋转控制器（38）位旋转的数据通过第一至第三I / O选通模块（42a-42c）提供给RAM（30），每个选通模块具有8位的栅极（44），连接到第一 到RAM（30）的第三个8位列阵列。 第一至第三门控制器（48a-48c）由列解码器（34）选择性地激活。 当来自模式选择器（46）的模式选择信号（MS）选择6位写入模式时，第一门控制器（48a）仅激活第一I / O门块中的6个高位的门（44） （42a）中，第二门控制器（48b）仅激活第一I / O门块（42a）中的2个低位的门（44）和第二I / O门块中的4个高位的门（44） 42b），并且第三门控制器（48c）仅激活第二I / O门块（42b）中的4个低位的门（44）和第三I / O门块中的2个高位的门（44） 42C）。

    Barrel shifter
    6.
    发明公开
    Barrel shifter 失效
    桶式换档器

    公开(公告)号：EP0439004A3

    公开(公告)日：1992-11-19

    申请号：EP91100042.0

    申请日：1991-01-02

    申请人： KABUSHIKI KAISHA TOSHIBA ,  TOSHIBA MICRO-ELECTRONICS CORPORATION

    发明人： Omote, Kazuyuki

    IPC分类号： G06F5/01

    CPC分类号： G06F5/015

    摘要： A barrel shifter comprises a plurality of shift selecting sections respectively connected in series to one another to form a plurality of stages, wherein each of the shift selecting sections includes a wiring network for shifting a reference data composed of a series of binary codes by a predetermined number of bits, and a data selecting circuit for receiving shifted data obtained from the wiring network and the reference data in parallel, selecting either of the two kinds of data and providing the selected data as a new reference data, and a data selecting circuit being at least one of the shift selecting sections has waveform shaping means for correcting the distortion of the potential waveform of the data which are selected and provided from the other data selecting circuit.

    摘要翻译： 桶形移位器包括分别彼此串联连接以形成多个级的多个移位选择部分，其中每个移位选择部分包括用于将由一系列二进制码组成的参考数据移位预定值 以及数据选择电路，用于接收从布线网络和参考数据并行获得的移位数据，选择两种数据中的任何一种并提供选择的数据作为新的参考数据，以及数据选择电路， 至少一个移位选择部分具有波形整形装置，用于修正从另一个数据选择电路选择并提供的数据的电位波形的失真。

    Barrel shifter
    7.
    发明公开
    Barrel shifter 失效
    Trommelverschieber。

    公开(公告)号：EP0468505A2

    公开(公告)日：1992-01-29

    申请号：EP91112518.5

    申请日：1991-07-25

    申请人： KABUSHIKI KAISHA TOSHIBA

    发明人： Omote, Kazuyuki

    IPC分类号： G06F5/01

    CPC分类号： G06F5/015

    摘要： A barrel shifter comprises an alignment circuit formed from two cell arrays (6a and 6b) comprising registers (AO to A7 and 80 to B7) provided in series for receiving a 2n-bit data row as input and outputting one n-bit data row as one item of data and another n-bit data row as one item of data shifted by n bits aligned in a predetermined arrangement; and a selector group (13 to 16) wherein the shift data (basic data) is input, the basic data is shifted by k-bits only (where k

    摘要翻译： 桶形移位器包括由包括寄存器（A0至A7和B0至B7）的两个单元阵列（6a和6b）形成的对准电路，寄存器（A0至A7和B0至B7）串联设置，用于接收2n位数据行作为输入，并将一个n位数据行作为 一个数据项和另一个n位数据行作为以预定布置对齐的n位移位的一个数据项; 以及输入移位数据（基本数据）的选择器组（13〜16），基本数据仅移位k位（其中k

    Barrel shifter
    9.
    发明公开
    Barrel shifter 失效
    桶式换档器

    公开(公告)号：EP0350966A3

    公开(公告)日：1991-08-14

    申请号：EP89113058.5

    申请日：1989-07-17

    申请人： KABUSHIKI KAISHA TOSHIBA

    发明人： Tokumaru, Takeji

    IPC分类号： G06F5/01

    CPC分类号： G06F5/015

    摘要： There is disclosed a barrel shifter for providing efficient wiring therein and a compact composition as compared with conventional ones, in which a low-level-input resistor (10) and a high-level-input resistor (11) are arranged in parallel to each other, and low-level-input-bit lines (LB) and high-level-input-bit lines (HB) are alternately arranged corresponding to both resistors respectively, the width of both the input and output sides of a barrel-shifter main unit (12) are so arranged as to be substantially the same as the width of the respective resistors substantially defined by wiring width of the respective input-bit lines, and a wiring area from the high-level-input resistor (11) is incorporated in the barrel-shifter main unit (12) as well as a wiring area from the low-level-input resistor (10).

    摘要翻译： 公开了一种桶形移位器，用于在其中提供有效的布线和紧凑的组成，与传统的桶形移位器相比，其中低电平输入电阻器（10）和高电平输入电阻器（11）与每个电阻器 其他和低电平输入位线（LB）和高电平输入位线（HB）分别对应于两个电阻器交替布置，桶形移位器主体的输入侧和输出侧的宽度 单元12被布置成基本上与各输入位线的布线宽度所限定的各个电阻器的宽度相同，并且来自高电平输入电阻器11的布线区域被并入 在桶形移位器主单元（12）中以及与低电平输入电阻器（10）相连的布线区域中。

    Circuit décaleur avec générateur de bits de parité
    10.
    发明公开
    Circuit décaleur avec générateur de bits de parité 失效
    Multipositionsverschiechie mitParitätsbitgenerator。

    公开(公告)号：EP0437127A1

    公开(公告)日：1991-07-17

    申请号：EP90403495.6

    申请日：1990-12-07

    申请人： BULL S.A.

    发明人： Greiner, Alain

    IPC分类号： G06F11/10 ,  G06F7/00

    CPC分类号： G06F11/10 ,  G06F5/015

    摘要： L'invention concerne un circuit, dit circuit décaleur, utilisable notamment comme opérateur dans des unités d'arithmétique et de logique d'ordinateurs.
    Selon l'invention, le circuit comporte un générateur d'un mot de parité (116) composé des bits de parité de tous les groupes de n bits (par exemple des quartets) qu'il est possible d'extraire des mots d'entrée A et B et une matrice de parité (115) associée à la matrice de décalage (113) pour produire sur des lignes de sortie de parité Q les bits de parité des groupes de n bits consécutifs qui constituent le mot de sortie S.

    摘要翻译： 本发明涉及一种称为移位电路的电路，特别是作为计算机的算术和逻辑单元中的操作者。 根据本发明，电路包括奇偶校验字（116）的发生器，其由来自n位（例如四重奏）的所有组的奇偶校验位组成，可以从输入字A和 B和与移位矩阵（113）相关联的奇偶校验矩阵（115），以便在来自构成输出字S的n个连续位的组中的奇偶校验Q的输出行上产生奇偶校验位。