利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

428 条记录 (耗时 0.029 秒)

    SPEICHERELEMENT, STAPELUNG, SPEICHERMATRIX UND VERFAHREN ZUM BETREIBEN
    3.
    发明公开
    SPEICHERELEMENT, STAPELUNG, SPEICHERMATRIX UND VERFAHREN ZUM BETREIBEN 审中-公开
    存储器元件，堆叠，存储器矩阵和操作方法

    公开(公告)号：EP3273444A1

    公开(公告)日：2018-01-24

    申请号：EP17001319.7

    申请日：2010-05-08

    申请人： Forschungszentrum Jülich GmbH ,  Rheinisch-Westfälische Technische Hochschule Aachen

    发明人： Rosezin, Roland Daniel ,  Linn, Eike ,  Kügeler, Carsten ,  Waser, Rainer

    IPC分类号： G11C13/00 ,  G11C13/02 ,  G11C11/56 ,  H03K19/177

    CPC分类号： G11C13/0002 ,  G11C13/00 ,  G11C13/004 ,  G11C13/0069 ,  G11C13/02 ,  G11C2013/0073 ,  G11C2213/15 ,  G11C2213/71 ,  G11C2213/77 ,  H03K19/177

    摘要： Die Erfindung betrifft ein Speicherelement, eine Stapelung und eine Speichermatrix, in denen dieses Speicherelement einsetzbar ist, Verfahren zum Betreiben der Speichermatrix sowie Verfahren zur Bestimmung des Wahrheitswerts einer logischen Verknüpfung in einer Anordnung aus den Speicherelementen. Das Speicherelement weist mindestens einen ersten stabilen Zustand 0 und einen zweiten stabilen Zustand 1 auf. Durch Anlegen einer ersten Schreibspannung V 0 lässt sich dieses Speicherelement in den hochohmigen Zustand 0 und durch Anlegen einer zweiten Schreibspannung V 1 in den ebenfalls hochohmigen Zustand 1 überführen. Bei Anlegen einer Auslesespannung V R , welche betragsmäßig kleiner ist als die Schreibspannungen V 0 und V 1 , zeigt das Speicherelement unterschiedliche elektrische Widerstandswerte. Das Speicherelement fungiert in den in einer Speichermatrix auftretenden parasitären Strompfaden als hochohmiger Widerstand, ohne dabei prinzipiell auf unipolares Schalten eingeschränkt zu sein. Es wurde ein Verfahren entwickelt, mit dem eine Anordnung aus den erfindungsgemäßen Speicherelementen zu einem Gatter für beliebige logische Verknüpfungen gemacht werden kann.

    摘要翻译： 本发明涉及一种存储器元件，其中可以使用该存储器元件的堆叠和存储器矩阵，用于操作存储器矩阵的方法以及用于确定存储器元件的布置中的逻辑操作的逻辑值的方法。 存储器元件至少具有第一稳定状态0和第二稳定状态1。 通过施加第一写入电压V0，该存储器元件可以被转换为高电阻状态0并且通过将第二写入电压V1施加到同样高电阻状态1中。 当读出电压VR的大小小于写入电压V0和V1时，存储元件显示不同的电阻值。 存储器元件在存储器矩阵中出现的寄生电流路径中用作高电阻电阻器，原则上不限于单极开关。 已经开发了一种方法，利用该方法可以将根据本发明的存储器元件的布置制成用于任意逻辑操作的门。

    METHODS FOR READING AND PROGRAMMING 1-R RESISTIVE CHANGE ELEMENT ARRAYS
    7.
    发明公开
    METHODS FOR READING AND PROGRAMMING 1-R RESISTIVE CHANGE ELEMENT ARRAYS 有权
    VERFAHREN ZUM LESEN UND PROGRAMMIENEN VON 1-R-WIDERSTANDSÄNDERUNGSELEMENTEMATRIX

    公开(公告)号：EP3048612A3

    公开(公告)日：2016-08-24

    申请号：EP16152133.1

    申请日：2016-01-20

    申请人： Nantero, Inc.

    发明人： BERTIN, Claude L. ,  CLEVELAND, Lee

    IPC分类号： G11C13/00 ,  G11C13/02

    CPC分类号： G11C13/0069 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/0011 ,  G11C13/0026 ,  G11C13/0028 ,  G11C13/0038 ,  G11C13/004 ,  G11C13/0061 ,  G11C13/025 ,  G11C2013/0054 ,  G11C2013/0078 ,  G11C2213/71 ,  G11C2213/72 ,  G11C2213/77

    摘要： Methods for reading and programming one or more resistive change elements within a 1-R resistive change element array are disclosed. These methods include using measurement and storage elements to measure the electrical response of one or more selected cells within an array and then comparing that stored electrical response to the electrical response of a reference element within the array to determine the resistive state of the one or more selected cells. These methods also include programming methods wherein selectable current limiting elements are used to permit or inhibit programming currents from flowing through selected and unselected cells, respectively. These methods further include programing methods that use specific biasing of array lines to provide sufficient programing currents through only selected cells.

    摘要翻译： 公开了用于读取和编程1-R电阻变化元件阵列内的一个或多个电阻变化元件的方法。 这些方法包括使用测量和存储元件来测量阵列内的一个或多个所选择的单元的电响应，然后将该存储的电响应与阵列内的参考元件的电响应进行比较，以确定该一个或多个单元的电阻状态 选定的单元格。 这些方法还包括编程方法，其中可选择的电流限制元件分别用于允许或禁止编程电流流过所选择的和未选择的单元。 这些方法还包括使用阵列线的特定偏置以通过仅选择的单元提供足够的编程电流的编程方法。

    PHASE CHANGE MEMORY MASK
    8.
    发明公开
    PHASE CHANGE MEMORY MASK 有权
    PHASENWECHSELSPEICHERMASKE

    公开(公告)号：EP2973579A1

    公开(公告)日：2016-01-20

    申请号：EP14775174.7

    申请日：2014-02-24

    申请人： Intel Corporation

    发明人： CHU, Daniel J.

    IPC分类号： G11C13/02

    CPC分类号： G11C13/0004 ,  G11C7/1009 ,  G11C13/0038 ,  G11C13/004 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2013/0076 ,  G11C2207/2263

    摘要： Technology for writing data to a phase change memory array is disclosed. In an example, a method may include identifying mask logic for masking cells in the phase change memory array and routing the mask logic to the cells. The method may further include routing input data to the cells. Set and reset pulses for the cells may be selectively prevented or inhibited based on the mask logic.

    摘要翻译： 公开了将数据写入相变存储器阵列的技术。 在一个示例中，方法可以包括识别用于屏蔽相变存储器阵列中的单元并且将掩模逻辑路由到单元的掩模逻辑。 该方法还可以包括将输入数据路由到小区。 可以基于掩模逻辑来选择性地防止或禁止针对单元的设置和复位脉冲。