公开(公告)号：KR1020130112736A

公开(公告)日：2013-10-14

申请号：KR1020130002937

申请日：2013-01-10

Applicant: 산에이카가쿠 가부시키가이샤

Inventor： 키타무라,카즈노리

IPC: H01L23/488 ,  H01L21/60

CPC classification number: H05K1/0296 ,  H01L23/49894 ,  H01L24/81 ,  H01L2224/131 ,  H01L2224/16237 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/81815 ,  H01L2224/83104 ,  H01L2224/83192 ,  H01L2924/12042 ,  H05K1/181 ,  H05K3/00 ,  H05K3/305 ,  H05K3/3436 ,  H05K3/3442 ,  H05K3/3452 ,  H05K3/3484 ,  H05K2201/0989 ,  H05K2201/099 ,  H05K2201/10674 ,  H05K2201/10977 ,  H05K2203/0588 ,  Y02P70/613 ,  Y10T156/10 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00

Abstract: PURPOSE: A solder-mounted board, a production method therefor, and a semiconductor device are provided to prevent the filling failure of an under fill by arranging a line layer in the inner region of a mounting component. CONSTITUTION: A line is formed in at least one direction of a substrate. A solder pad (2) mounts a component by a soldering process. An insulating layer exposes the solder pad. The insulating layer surrounds the line. A second insulation layer (5) is installed on at least one part of a first insulation layer (4).

Abstract translation: 目的：提供一种焊接安装板及其制造方法和半导体装置，以通过在安装部件的内部区域中布置线层来防止填充失败。 构成：在衬底的至少一个方向上形成线。 焊盘（2）通过焊接工艺安装部件。 绝缘层暴露了焊盘。 绝缘层包围线。 第二绝缘层（5）安装在第一绝缘层（4）的至少一部分上。

公开(公告)号：KR101292635B1

公开(公告)日：2013-08-16

申请号：KR1020097004020

申请日：2007-09-06

Applicant: 파나소닉 주식회사

Inventor： 오카모토카주오 ,  니시쇼이치 ,  모리타타케시 ,  히요시마사노리 ,  토모야수카주히코

IPC: H05K13/04 ,  H05K13/08 ,  H05K3/34 ,  H05K13/02

CPC classification number: H05K3/3484 ,  H01L2224/81 ,  H05K3/1216 ,  H05K3/3436 ,  H05K2201/035 ,  H05K2201/10734 ,  H05K2203/0338 ,  H05K2203/163 ,  Y02P70/613

Abstract: 전극에 인쇄된 땜납 페이스트의 높이를 계측하는 높이 계측장치와 전자부품 탑재장치를 구비한 실장 시스템에 있어서, 전극에 인쇄된 땜납 페이스트의 높이를 계측한 계측결과에 기초하여 땜납 페이스트의 높이가 정상인지 아닌지를 판정하고, 또한 이 판정결과에 기초하여 땜납 범프로의 땜납 페이스트의 전사의 요부를 판정하고 전사 필요로 판정되었다면 탑재헤드에 유지된 전자부품에 페이스트를 전사한다. 이것에 의해, 인쇄불량에 기인하는 땜납량의 부족이 생긴 기판을 대상으로 하는 경우에 있어서 땜납량의 적정에 추가하여 실장 품질을 확보할 수 있다.

公开(公告)号：KR1020130079031A

公开(公告)日：2013-07-10

申请号：KR1020120000272

申请日：2012-01-02

Applicant: 삼성전자주식회사

Inventor： 오주영 ,  유주현

IPC: H01L21/677 ,  H05K13/02

CPC classification number: H01L21/67144 ,  H01L2224/16225 ,  H01L2224/75 ,  H05K3/3436 ,  Y10T29/53178

Abstract: PURPOSE: An apparatus for mounting a semiconductor chip is provided to minimize the damage of a bump by absorbing the impact applied to the semiconductor chip. CONSTITUTION: A chip support plate (230) is placed on a shuttle. The chip support plate holds a semiconductor chip. A pickup head picks up the semiconductor chip from the chip support plate. A buffer member (240) supports the chip support plate. The buffer member relieves the impact of the semiconductor chip and the pickup head.

Abstract translation: 目的：提供一种用于安装半导体芯片的装置，以通过吸收施加到半导体芯片的冲击来最小化凸块的损坏。 构成：将芯片支撑板（230）放置在梭子上。 芯片支撑板保持半导体芯片。 拾取头从芯片支撑板拾取半导体芯片。 缓冲构件（240）支撑芯片支撑板。 缓冲部件减轻了半导体芯片和拾取头的冲击。

公开(公告)号：KR1020130018491A

公开(公告)日：2013-02-25

申请号：KR1020120049624

申请日：2012-05-10

Applicant: 제이에스알 가부시끼가이샤

Inventor： 다카하시세이이치로우 ,  야마구치토라히코 ,  고토우히로후미

IPC: B23K35/36 ,  C08K5/053 ,  C08L23/02 ,  H05K3/34

CPC classification number: B23K35/3612 ,  B23K35/3613 ,  B23K35/362 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/11849 ,  H01L2224/13082 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13118 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/81011 ,  H01L2224/81024 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2224/8191 ,  H01L2224/81911 ,  H01L2924/15788 ,  H05K3/3436 ,  H05K3/3489 ,  H01L2924/00014 ,  H01L2924/01082 ,  H01L2924/01083 ,  H01L2924/01049 ,  H01L2924/01051 ,  H01L2924/0103 ,  H01L2924/01047 ,  H01L2924/00

Abstract: PURPOSE: A flux composition, an electric connection structure and a forming method thereof, and a semiconductor device are provided to obtain a favorable electrical connection structure without exposing a bump from a flux a circuit board is electrically connected by reflow. CONSTITUTION: A flux composition contains alditol(A) and polymer(B) having a relative structure unit of an equation. In the equation, R1 represents a hydrogen atom or a methyl group and Z represents a polar hydroxyl group, an iodine group, a carboxylic group, a formyl group, an amino group, a nitro group, a mercapto group, a sulfo group, an oxazoline group, an imide group, an amide structure, or a group having those groups. [Reference numerals] (AA) Reflow temperature(°C); (BB) Time(min)

Abstract translation: 目的：提供焊剂组合物，电连接结构及其形成方法以及半导体器件，以获得良好的电连接结构，而不会使焊料从焊剂露出，电路板通过回流电连接。 构成：助熔剂组合物含有具有等式的相对结构单元的糖醇（A）和聚合物（B）。 式中，R 1表示氢原子或甲基，Z表示极性羟基，碘基，羧基，甲酰基，氨基，硝基，巯基，磺基， 恶唑啉基，酰亚胺基，酰胺结构或具有这些基团的基团。 （附图标记）（AA）回流温度（℃）; （BB）时间（分钟）

公开(公告)号：KR101209845B1

公开(公告)日：2012-12-07

申请号：KR1020077019677

申请日：2006-11-10

Applicant: 파나소닉 주식회사

Inventor： 사카이,타다히코 ,  마에다,타다시 ,  오조노,미츠루

IPC: H05K1/18 ,  B23K35/02 ,  H05K3/34

CPC classification number: H05K3/3484 ,  H01L2224/05573 ,  H01L2224/16225 ,  H05K3/3436 ,  H05K3/3489 ,  H05K2201/0215 ,  H05K2201/0218 ,  H05K2201/0245 ,  H05K2201/0248 ,  H05K2201/10977 ,  H05K2203/0435 ,  Y10T428/12049

Abstract: 전자부품의땜납시범프와전극사이에개재시켜이용하는플럭스에리플로우동안용융땜납을유도하는효과를목적으로하여혼입되는금속분(8)을땜납범프를구성하는땜납의액상온도보다도높은온도로용융하는금속으로이루어진코어부(8a)와용융된땜납에대한습윤성이좋고용융된코어부(8a)에고용하는금속으로이루어진표면부(8b)를가지는박편상또는수지상으로하고, 리플로우에의한가열에있어서땜납부에취입되지않고플럭스중에잔류한금속분을용융고화시켜대략구상의금속입자(18)로한다. 이것에의해, 리플로우후에금속분이마이그레이션을일으키기쉬운상태로플럭스잔사중에잔류하지않아땜납접합성과절연성의확보를양립시킬수 있다.

公开(公告)号：KR101167490B1

公开(公告)日：2012-07-19

申请号：KR1020077015981

申请日：2005-12-15

Applicant: 허니웰 인터내셔널 인코포레이티드

Inventor： 보린저마이클 ,  완홍

IPC: G01R33/05

CPC classification number: G01R33/025 ,  G01C17/28 ,  G01R33/0206 ,  H05K1/183 ,  H05K3/3436 ,  H05K2201/10151

Abstract: 각각 경성 기판(12)의 상면(14)에 실장된 X축 센서 회로부품(20), Y축 센서 회로부품, 및 Z축 센서 회로부품(40)을 포함하는 센서 패키지(10)가 제공된다. 패키지의 높이를 최소화하기 위해, Z축 센서 회로부품(40)을 수용하도록 채널(50)이 기판의 상면으로부터 커팅된다. Z축 센서 회로부품 상에서, 입력/출력 (I/O) 패드(66)는 모두 센서의 일 엣지를 따라 어레이로 배열되어, 채널(15)의 상부 엣지(14)에 위치하는, 기판(12) 상의 I/O 패드 또는 솔더로 충진된 비아(64)와 도전성으로 협동한다. 일단 센서(20, 30, 40)가 모두 기판에 실장되면, 패키지는 봉지되고, 전체 높이는 1.2 nm 미만이다.
자기 센서, 패키지

公开(公告)号：KR1020120063531A

公开(公告)日：2012-06-15

申请号：KR1020127010399

申请日：2011-08-04

Applicant: 신닛테츠스미킹 마테리알즈 가부시키가이샤 ,  닛데쓰스미킹 마이크로 메탈 가부시키가이샤

Inventor： 데라시마신이찌 ,  다나까마사모또 ,  기무라가쯔이찌

IPC: B23K35/26 ,  C22C13/00 ,  H01L21/60 ,  H05K3/34

CPC classification number: B23K35/262 ,  C22C13/00 ,  H01L23/3114 ,  H01L23/49816 ,  H01L23/49866 ,  H01L24/13 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/05082 ,  H01L2224/05083 ,  H01L2224/11334 ,  H01L2224/13005 ,  H01L2224/13099 ,  H01L2224/13111 ,  H01L2224/13688 ,  H01L2224/81801 ,  H01L2924/00013 ,  H01L2924/01004 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01025 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01051 ,  H01L2924/01057 ,  H01L2924/01058 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/351 ,  H01L2924/3512 ,  H01L2924/3651 ,  H01L2924/37 ,  H05K3/3436 ,  H05K3/3463 ,  H05K2203/041 ,  H01L2224/05644 ,  H01L2224/05164 ,  H01L2224/05155 ,  H01L2224/05147 ,  H01L2924/01083 ,  H01L2924/01028 ,  H01L2924/01015 ,  H01L2924/01027 ,  H01L2924/01026 ,  H01L2924/2076 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00

Abstract: The present invention relates to a solder ball for semiconductor packaging and an electronic member having such solder ball. Specifically there are provided: a solder ball capable of ensuring a sufficient thermal fatigue property even when a diameter thereof is not larger than 250 μm as observed in recent years; and an electronic member having such solder ball. More specifically, there are provided: a solder ball for semiconductor packaging that is made of a solder alloy containing Sn as a main element, 0.1-2.5% Ag by mass, 0.1-1.5% Cu by mass and at least one of Mg, Al and Zn in a total amount of 0.0001-0.005% by mass, such solder ball having a surface including a noncrystalline phase that has a thickness of 1-50 nm and contains at least one of Mg, Al and Zn, O and Sn, and an electronic member having such solder ball.

公开(公告)号：KR101131138B1

公开(公告)日：2012-04-03

申请号：KR1020060000794

申请日：2006-01-04

Applicant: 삼성전자주식회사

Inventor： 김태훈 ,  변학균 ,  박성용 ,  권흥규

IPC: H01L21/60

CPC classification number: H05K3/3436 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49838 ,  H01L23/562 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48095 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48471 ,  H01L2224/48479 ,  H01L2224/73265 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/3511 ,  H05K2201/09781 ,  Y02P70/613 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/4554

Abstract: 본 발명은 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는 반도체 패키지 및 그를 이용한 적층 패키지에 관한 것으로, 모기판에 실장된 반도체 패키지 또는 적층 패키지의 보드 레벨 신뢰성(Board Level Reliability; BLR)을 향상시키기 위한 것이다. 종래의 팬-아웃(fan-out) 형태의 솔더 볼이 형성된 반도체 패키지 및 그를 이용한 적층 패키지의 경우, 모기판에 실장된 이후에 진행되는 보드 레벨 신뢰성 테스트에서 모서리 부분에 위치한 반도체 패키지의 배선기판과 솔더 볼 사이의 접합 부분에서 크랙이 발생될 수 있다.
본 발명은 상기한 문제점을 해소하기 위해서, 모기판에 솔더 접합되는 반도체 패키지의 모서리 부분에 형성되는 배선기판의 외부 볼 패드를 다른 부분에 비해서 상대적으로 크게 형성하면서 설계 가능한 범위에서 최대 크기로 형성한 배선기판과, 그를 갖는 반도체 패키지 및 그를 이용한 적층 패키지를 제공한다. 본 발명에 따르면, 모서리 부분에 형성된 외부 볼 패드와 솔더 볼 사이의 접합 면적이 증가하기 때문에, 솔더 접합 신뢰성을 포함하여 보드 레벨 신뢰성을 향상시킬 수 있다. 또한 배선기판의 모서리 부분에 형성된 외부 볼 패드 중에서 최외곽 모서리에 더미 솔더 패드를 형성함으로써, 보드 레벨 신뢰성 테스트시 작용하는 스트레스를 더미 솔더 패드와 더미 솔더 볼의 접합 부분에서 흡수하도록 하여 다른 솔더 볼의 접합 부분에서 크랙이 발생되는 것을 억제할 수 있다.
솔더 접합, 보드 레벨 신뢰성, 크랙, 볼 패드, 적층, 패키지

公开(公告)号：KR101119839B1

公开(公告)日：2012-02-28

申请号：KR1020100047802

申请日：2010-05-23

Applicant: 주식회사 네패스

Inventor： 송치중 ,  강인수 ,  박윤묵 ,  정기조 ,  이응주 ,  이준규 ,  이정원

IPC: H01L21/60 ,  H01L23/488

CPC classification number: H01L24/13 ,  H01L23/13 ,  H01L23/49811 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/16 ,  H01L24/81 ,  H01L24/93 ,  H01L2224/02126 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/0347 ,  H01L2224/0348 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/056 ,  H01L2224/10126 ,  H01L2224/11462 ,  H01L2224/11474 ,  H01L2224/1148 ,  H01L2224/1181 ,  H01L2224/1182 ,  H01L2224/11848 ,  H01L2224/11849 ,  H01L2224/119 ,  H01L2224/11901 ,  H01L2224/13016 ,  H01L2224/13017 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16237 ,  H01L2224/81385 ,  H01L2224/814 ,  H01L2224/81815 ,  H01L2224/93 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01025 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/14 ,  H05K3/3436 ,  H05K3/3478 ,  H05K2201/09472 ,  Y02P70/613 ,  H01L2924/00014 ,  H01L2224/11 ,  H01L2924/00 ,  H01L2224/1146

Abstract: 기판의 전극 패드와 전기적으로 연결되는 금속 포스트와, 상기 금속 포스트 상면에 형성되는 솔더 포스트로서, 이 솔더 포스트는 상기 금속 포스트와 수평 폭이 동일하고 윗면(top surface)이 곡면으로 형성된 솔더 포스트를 포함하는 범프 구조물을 제안한다. 솔더 포스트와 금속 포스트 표면에 산화막을 형성하여 리플로우 진행 시 솔더 포스트가 구형으로 변화되는 것을 방지한다. 상기 금속 포스트와 솔더 포스트의 경계면에는 에지징 과정을 통해 금속간화합물층이 형성될 수 있다. 본 발명의 범프 구조물은 인접하는 범프 간 단락을 방지하면서 미세 피치의 반도체 패키지를 구현할 수 있다.

Abstract translation: 提供了一种用于半导体器件的凸块结构，包括形成在基板上的电极焊盘上并电连接到金属柱上的金属柱，形成在金属柱的顶表面上的焊料柱，所述焊料柱具有与 金属柱和焊料柱的顶表面基本上是圆形的，以及设置在金属柱和焊料柱之间的界面处的金属间化合物层。 形成在焊料柱上的氧化物层防止回流下的焊料柱变成球形。 可以通过在金属柱和焊料柱之间的界面处的老化过程形成金属间化合物层。 凸块结构可以实现精细的间距半导体封装，而不会在相邻凸块之间产生短路。

公开(公告)号：KR101070022B1

公开(公告)日：2011-10-04

申请号：KR1020090087724

申请日：2009-09-16

Applicant: 삼성전기주식회사

Inventor： 성제홍 ,  조윤희 ,  오광재

IPC: H05K3/46

CPC classification number: H05K1/111 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/13023 ,  H01L2224/16111 ,  H01L2224/16235 ,  H01L2224/16237 ,  H01L2224/8114 ,  H01L2224/81191 ,  H01L2224/81385 ,  H01L2224/81444 ,  H01L2224/81455 ,  H01L2224/81815 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15787 ,  H05K1/112 ,  H05K3/3436 ,  H05K3/4629 ,  H05K2201/09472 ,  H05K2201/09509 ,  H05K2201/09827 ,  H05K2201/10734 ,  Y10T29/49124 ,  Y10T29/49155 ,  Y10T29/49165 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 본발명은복수의세라믹층이적층되어이루어지며상기복수의세라믹층각각에형성된도전성비아와도전성패턴으로이루어진층간회로를갖는세라믹본체와, 상기복수의세라믹층표면에인접한적어도하나의표층세라믹층에형성되며상부를향해경사진측벽을갖는범프수용부와, 상기범프수용부의경사진측벽과저면에형성되며상기층간회로에연결된본딩패드를포함하는다층세라믹회로기판을제공한다.

Abstract translation: 提供了多层陶瓷电路板。 根据本发明的一个方面的多层陶瓷电路板可以包括：具有彼此堆叠的多个陶瓷生片的陶瓷体和分别设置在多个陶瓷生片中的导电通孔和导电图案的层间电路 ; 设置在与多个陶瓷生片的表面相邻的至少一个表面陶瓷生片中并且具有向上倾斜的侧壁的凸块接收部; 以及设置在所述倾斜侧壁上的接合焊盘和所述凸块接收部分的底表面，并且连接到所述层间电路。