公开(公告)号：KR101814683B1

公开(公告)日：2018-01-05

申请号：KR1020167032797

申请日：2007-09-06

Applicant: 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈

Inventor： 로저스존에이. ,  메이틀매튜 ,  썬위강 ,  고흥조 ,  칼슨앤드류 ,  최원묵 ,  스토이코비치마크 ,  지앙한칭 ,  후앙용강 ,  누쪼랄프쥐. ,  이건재 ,  강성준 ,  쭈쩡타오 ,  메나르에띠엔느 ,  안종현 ,  김훈식 ,  강달영

IPC: H01L21/48 ,  H01L21/768 ,  H01L21/18 ,  H01L21/8258 ,  H01L51/00 ,  H01L23/498 ,  H01L23/538

CPC classification number: H01L27/0688 ,  B81B3/0078 ,  B82Y10/00 ,  H01L21/6835 ,  H01L21/8221 ,  H01L21/8258 ,  H01L27/0605 ,  H01L27/1292 ,  H01L27/1446 ,  H01L27/281 ,  H01L29/0665 ,  H01L29/0673 ,  H01L29/16 ,  H01L29/1602 ,  H01L29/1606 ,  H01L29/20 ,  H01L29/7781 ,  H01L29/7842 ,  H01L29/78681 ,  H01L29/78696 ,  H01L31/0203 ,  H01L51/0097 ,  H01L2924/00011 ,  H01L2924/0002 ,  H01L2924/13091 ,  H01L2924/30105 ,  H05K1/0283 ,  H05K1/0313 ,  H05K3/20 ,  H05K2201/0133 ,  H05K2201/09045 ,  H05K2203/0271 ,  H01L2924/00 ,  H01L2224/80001 ,  H01L2924/00012

Abstract: 일측면에서, 본발명은인장되거나, 압축되거나, 휘어지거나또는달리변형될때에도우수한성능을제공할수 있는반도체또는전자회로들과같은인장가능하고, 또한선택적으로는인쇄가능한, 구성부품들, 및그러한인장가능한구성부품들을제조하거나조절할수 있는관련방법들을제공한다. 일부응용들에있어서선호되는인장가능한반도체들과전자회로들은인장가능할뿐만아니라, 가요성이고, 따라서상당한신장, 휨, 구부림, 또는하나또는그 이상의축을따르는다른변형도가능하다. 또한, 본발명의인장가능한반도체들및 전자회로들은완전히가요성인전자및 광학전자장치들을제공하기위하여광범위한장치구성에적용된다.

公开(公告)号：KR1020170101797A

公开(公告)日：2017-09-06

申请号：KR1020170023620

申请日：2017-02-22

Applicant: 신에쓰 가가꾸 고교 가부시끼가이샤 ,  고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼 ,  도쿠리츠다이가쿠호징 가나자와다이가쿠

Inventor： 노구치히토시 ,  시라이쇼조 ,  마키노도시하루 ,  오구라마사히코 ,  가토히로미츠 ,  가와시마히로유키 ,  구와바라다이스케 ,  야마사키사토시 ,  다케우치다이스케 ,  도쿠다노리오 ,  이노쿠마다카오 ,  마츠모토츠바사

IPC: H01L21/02 ,  H01L21/04 ,  H01L21/3065 ,  H01L21/205 ,  C30B29/04

CPC classification number: C30B25/186 ,  C30B25/04 ,  C30B25/20 ,  C30B29/04 ,  H01L21/02376 ,  H01L21/02527 ,  H01L21/0262 ,  H01L21/02647 ,  H01L21/02658 ,  H01L21/3065 ,  H01L21/3081 ,  H01L29/1602

Abstract: (과제) 전위결함이적고, 이상성장입자의발생을억제한다이아몬드기판의제조방법을제공한다. (해결수단) 다이아몬드기판의제조방법으로서, 하지표면에패턴상의다이아몬드를형성하는제 1 공정과, 그제 1 공정에서형성한패턴상의다이아몬드의벽면에부착된이종부착물을제거하는제 2 공정과, 상기제 1 공정에서형성한패턴상의다이아몬드로부터다이아몬드를성장시켜, 상기제 1 공정에서형성한패턴상의다이아몬드에있어서의패턴간극에다이아몬드를형성하는제 3 공정을포함하는것을특징으로하는다이아몬드기판의제조방법.

Abstract translation: （问题）提供一种制造位错缺陷少且抑制异常生长粒子的产生的金刚石基板的方法。 [解决问题的手段]的方法的第二步骤的用于制造金刚石基板，不除去第一步骤的，这两种沉积物粘附到形成在前天上的图案的菱形的壁表面，所述表面和所述上形成的图案的菱形的第一步骤 从金刚石生长的金刚石上形成在第一步骤中的图案，在金刚石基板的制造方法包括在所述金刚石的形成在第一步骤中的图案的图案间隙形成金刚石的第三步骤 。

公开(公告)号：KR101764075B1

公开(公告)日：2017-08-01

申请号：KR1020167000227

申请日：2013-07-08

Applicant: 미쓰비시덴키 가부시키가이샤

Inventor： 오츠키에이코 ,  사다마츠고지 ,  요시우라야스히로

IPC: H01L29/861 ,  H01L29/06

CPC classification number: H01L29/861 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/7395 ,  H01L29/8611 ,  H01L2924/12036

Abstract: n형반도체기판(1)은, 활성영역과, 활성영역보다바깥쪽에배치된종단영역을갖는다. 활성영역에있어서 n형반도체기판(1)의상면의일부에 p형애노드층(2)이형성되어있다. 종단영역에있어서 n형반도체기판(1)의상면에복수의 p형가드링층(3)이형성되어있다. n형반도체기판(1)의하면에 n형캐소드층(5)이형성되어있다. p형애노드층(2)에애노드전극(6)이접속되어있다. n형캐소드층(5)에금속제의캐소드전극(7)이접속되어있다. 종단영역에있어서 n형캐소드층(5)이파여서오목부(8)가형성되어있다. 캐소드전극(7)이오목부(8) 내에도형성되어있다.

公开(公告)号：KR101744960B1

公开(公告)日：2017-06-09

申请号：KR1020157001111

申请日：2013-06-05

Applicant: 고쿠리츠겐큐가이하츠호진 산교기쥬츠소고겐큐쇼

Inventor： 나카지마아키라 ,  니시자와신이치 ,  오하시히로미치

IPC: H01L29/10

CPC classification number: H01L27/0266 ,  H01L21/0455 ,  H01L21/049 ,  H01L27/0248 ,  H01L27/0255 ,  H01L27/0605 ,  H01L27/0629 ,  H01L29/04 ,  H01L29/045 ,  H01L29/1066 ,  H01L29/1075 ,  H01L29/1083 ,  H01L29/1087 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/41725 ,  H01L29/4236 ,  H01L29/475 ,  H01L29/66068 ,  H01L29/7787 ,  H01L29/7816 ,  H01L29/7835 ,  H01L29/7841 ,  H01L29/8083 ,  H01L29/872

Abstract: 전력변환기에이용하는와이드밴드갭반도체장치에는높은서지전압에의해장치가파괴되는문제점이있어, 항복에서의내량의향상이필요시되고있으며, 이문제는유니폴라형이며횡형인반도체장치에있어서보다현저해지는것이알려져있다. 본발명은, 펀치스루에의한항복수단을장치내부에갖는반도체장치를구성하고, 또한펀치스루항복에의한항복전압이애벌런치항복전압보다낮고, 애벌런치항복을일으키지않도록구성하여, 반도체장치의애벌런치항복에의한파괴를막고, 항복의내량이큰 반도체장치를제공한다.

Abstract translation: 有使用电力转换装置的破坏，所述的高浪涌电压宽带隙半导体器件中的问题，并在需要增强的产量eseoui公差的情况下，并且变得这个问题比在单极和横向半导体器件显著更大 它是已知的。 本发明采用具有故障的半导体装置的结构构造由穿通到设备装置，进一步由于穿通击穿比雪崩击穿电压低，从而引起雪崩击穿，击穿电压，雪崩半导体器件 防止破坏由于午餐产量，产率的量，并提供一种半导体器件。

公开(公告)号：KR101689747B1

公开(公告)日：2016-12-27

申请号：KR1020147031584

申请日：2007-09-06

Applicant: 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈

Inventor： 로저스존에이. ,  메이틀매튜 ,  썬위강 ,  고흥조 ,  칼슨앤드류 ,  최원묵 ,  스토이코비치마크 ,  지앙한칭 ,  후앙용강 ,  누쪼랄프쥐. ,  이건재 ,  강성준 ,  쭈쩡타오 ,  메나르에띠엔느 ,  안종현 ,  김훈식 ,  강달영

IPC: H01L23/538 ,  H05K1/18 ,  H01L23/13

CPC classification number: H01L27/0688 ,  B81B3/0078 ,  B82Y10/00 ,  H01L21/6835 ,  H01L21/8221 ,  H01L21/8258 ,  H01L27/0605 ,  H01L27/1292 ,  H01L27/1446 ,  H01L27/281 ,  H01L29/0665 ,  H01L29/0673 ,  H01L29/16 ,  H01L29/1602 ,  H01L29/1606 ,  H01L29/20 ,  H01L29/7781 ,  H01L29/7842 ,  H01L29/78681 ,  H01L29/78696 ,  H01L31/0203 ,  H01L51/0097 ,  H01L2924/00011 ,  H01L2924/0002 ,  H01L2924/13091 ,  H01L2924/30105 ,  H05K1/0283 ,  H05K1/0313 ,  H05K3/20 ,  H05K2201/0133 ,  H05K2201/09045 ,  H05K2203/0271 ,  H01L2924/00 ,  H01L2224/80001 ,  H01L2924/00012

Abstract: 일측면에서, 본발명은인장되거나, 압축되거나, 휘어지거나또는달리변형될때에도우수한성능을제공할수 있는반도체또는전자회로들과같은인장가능하고, 또한선택적으로는인쇄가능한, 구성부품들, 및그러한인장가능한구성부품들을제조하거나조절할수 있는관련방법들을제공한다. 일부응용들에있어서선호되는인장가능한반도체들과전자회로들은인장가능할뿐만아니라, 가요성이고, 따라서상당한신장, 휨, 구부림, 또는하나또는그 이상의축을따르는다른변형도가능하다. 또한, 본발명의인장가능한반도체들및 전자회로들은완전히가요성인전자및 광학전자장치들을제공하기위하여광범위한장치구성에적용된다.

Abstract translation: 一方面，本发明提供了拉伸，压缩，弯曲或其它变形时能够提供良好性能的可拉伸和可选择的可印刷的部件，例如半导体和电子电路，以及制造或调谐这种可拉伸部件的相关方法。 对于一些应用而言，优选的可拉伸半导体和电子电路除了是可拉伸的之外是柔性的，因此能够沿着一个或多个轴显着地伸长，弯曲，弯曲或其它变形。 此外，本发明的可拉伸半导体和电子电路适用于宽范围的器件配置，以提供完全灵活的电子和光电器件。

公开(公告)号：KR1020160015379A

公开(公告)日：2016-02-12

申请号：KR1020167000227

申请日：2013-07-08

Applicant: 미쓰비시덴키 가부시키가이샤

Inventor： 오츠키에이코 ,  사다마츠고지 ,  요시우라야스히로

IPC: H01L29/861 ,  H01L29/06

CPC classification number: H01L29/861 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/7395 ,  H01L29/8611 ,  H01L2924/12036

Abstract: n형반도체기판(1)은, 활성영역과, 활성영역보다바깥쪽에배치된종단영역을갖는다. 활성영역에있어서 n형반도체기판(1)의상면의일부에 p형애노드층(2)이형성되어있다. 종단영역에있어서 n형반도체기판(1)의상면에복수의 p형가드링층(3)이형성되어있다. n형반도체기판(1)의하면에 n형캐소드층(5)이형성되어있다. p형애노드층(2)에애노드전극(6)이접속되어있다. n형캐소드층(5)에금속제의캐소드전극(7)이접속되어있다. 종단영역에있어서 n형캐소드층(5)이파여서오목부(8)가형성되어있다. 캐소드전극(7)이오목부(8) 내에도형성되어있다.

Abstract translation: n型半导体衬底（1）包括有源区和设置在有源区之外的端区。 在活性区域中的n型半导体衬底（1）的上表面的一部分中形成p +型阳极层（2）。 在端子区域的n型半导体衬底（1）的上表面的一部分中形成有多个p +型保护环层（3）。 在n型半导体衬底（1）的下表面上形成n +型阴极层（5）。 阳极电极（6）连接到p +型阳极层（2）。 金属阴极电极（7）与n +型阴极层（5）连接。 通过对端子区域中的n +型阴极层（5）进行挖沟来形成凹部（8）。 阴极（7）也形成在凹部（8）中。

公开(公告)号：KR101504164B1

公开(公告)日：2015-03-19

申请号：KR1020140061526

申请日：2014-05-22

Applicant: 미쓰비시덴키 가부시키가이샤

Inventor： 후세인할리드하산 ,  사이토쇼지

IPC: H03K17/687 ,  H01L27/088 ,  H01L27/105 ,  H01L29/78

CPC classification number: H01L29/7397 ,  H01L27/0207 ,  H01L27/0211 ,  H01L27/082 ,  H01L27/088 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/167 ,  H01L29/2003 ,  H03K17/163 ,  H03K2017/6878 ,  Y10T307/826 ,  Y10T307/832 ,  Y10T307/858

Abstract: 본 발명은, 스위칭 손실을 저감할 수 있는 반도체장치 및 반도체 소자를 제공하는 것을 목적으로 한다. 본 발명에 따른 반도체장치는, 제1게이트를 갖고 상기 제1게이트로부터의 신호로 온 오프가 제어되는 제1소자부와, 제2게이트를 갖고 상기 제2게이트로부터의 신호로 온 오프가 제어되는 제2소자부를 갖는 반도체 소자와, 상기 제1게이트 및 상기 제2게이트에 접속되고, 상기 반도체 소자를 턴온할 때에는 상기 제1소자부와 상기 제2소자부를 동시에 턴온하고, 상기 반도체 소자를 턴오프할 때에는 상기 제2소자부를 상기 제1소자부보다도 지연해서 턴오프하도록 상기 제1게이트와 상기 제2게이트에 신호를 전송하는 신호 전송수단을 구비한 것을 특징으로 한다.

公开(公告)号：KR1020140080519A

公开(公告)日：2014-06-30

申请号：KR1020147011557

申请日：2011-12-20

Applicant: 인디언 인스티튜트 오브 테크놀로지 마드라스

Inventor： 찬드란,마니쉬 ,  라오,엠.에스.라마찬드라

IPC: H01L41/083 ,  H01L41/18 ,  H03H9/25

CPC classification number: H01L41/0815 ,  H01L21/02521 ,  H01L29/1602 ,  H01L29/66015 ,  H01L29/84 ,  H01L41/1876 ,  H01L41/253 ,  H01L41/316 ,  H01L41/319 ,  H03H9/02582

Abstract: 본 발명의 일 실시예에 따르면 압전 장치를 제조하는 방법이 제공된다. 방법은, 기판을 제공하는 단계 및 그 기판의 제1 표면 상에 나노결정 다이아몬드 층을 형성하는 단계를 포함한다. 방법은 또한 나노결정 다이아몬드의 제1 표면 상에 압전 장치를 증착하는 단계를 포함한다.

公开(公告)号：KR1020140053059A

公开(公告)日：2014-05-07

申请号：KR1020140033329

申请日：2014-03-21

Applicant: 미쓰비시덴키 가부시키가이샤

Inventor： 후세인할리드하산 ,  사이토쇼지

IPC: H03K17/687 ,  H01L27/088 ,  H01L27/105 ,  H01L29/78

CPC classification number: H01L29/7397 ,  H01L27/0207 ,  H01L27/0211 ,  H01L27/082 ,  H01L27/088 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/167 ,  H01L29/2003 ,  H03K17/163 ,  H03K2017/6878 ,  Y10T307/826 ,  Y10T307/832 ,  Y10T307/858

Abstract: The present invention provides a semiconductor device and a semiconductor element for reducing switching loss. The semiconductor device according to the present invention is provided with: a semiconductor element having a first element unit having a first gate and a second element unit having a second gate, wherein the first element unit is turned on/off by a signal from the first gate and the second element unit is turned on/off by a signal from the second gate; and a signal transmitting means connected to the first gate and the second gate, wherein the signal transmitting means simultaneously turns on the first element unit and the second element unit when the semiconductor element is turned on, turns off the second element unit after turning off the first element unit when the semiconductor element is turned off, and transmits signals to the first gate and the second gate.

Abstract translation: 本发明提供一种用于降低开关损耗的半导体器件和半导体元件。 根据本发明的半导体器件具有：半导体元件，具有具有第一栅极的第一元件单元和具有第二栅极的第二元件单元，其中第一元件单元通过来自第一栅极的信号导通/截止 栅极和第二元件单元通过来自第二栅极的信号导通/截止; 以及连接到第一栅极和第二栅极的信号发送装置，其中当半导体元件导通时，信号发送装置同时接通第一元件单元和第二元件单元，在关闭第二元件单元之后关闭第二元件单元 第一元件单元，并且将信号发送到第一栅极和第二栅极。

公开(公告)号：KR1020140043728A

公开(公告)日：2014-04-10

申请号：KR1020137029887

申请日：2012-04-13

Applicant: 세이지 와이즈 66 (피티와이) 엘티디

Inventor： 프린스요한프란스

IPC: H01L29/16 ,  H01L21/04

CPC classification number: H01L29/1602 ,  H01L21/0405

Abstract: 본 발명은 전기 흐름 경로를 포함하는 회로들 및 전자 기기들을 제공하며, 그 전기 흐름 경로의 적어도 일부는 기판 재질의 몸체에 의해서 형성되며, 그 기판 재질의 적어도 일부는 도핑된 부분이며, 그 도핑된 부분은 표면을 구비하며 그리고 그 표면에 또는 그 표면 밑에 주입된 원자들을 구비하며, 그 표면의 적어도 일부는 상기 전기 흐름 경로의 저 저항 (low resistance) 섹션을 한정한다.