公开(公告)号：TW293950B

公开(公告)日：1996-12-21

申请号：TW085101289

申请日：1996-02-02

Applicant: 台灣積體電路製造股份有限公司

Inventor： 王銓中 ,  伍壽國 ,  梁孟松 ,  蘇忠輝

IPC: H01L

Abstract: 一種三度空間複矽電阻及一種用以製造該三度空間複矽電阻之方法。一半導體基底已經在其表面上形成一絕緣層。該絕緣層具有一最小孔徑至少部份貫穿形成在該絕緣層之上。一複矽層係形成在該絕緣層上並且重合形成在該絕緣層內之孔徑中。該複矽層係然後被構成以形成一電阻，其包含該複矽層之部份，其係設於該孔徑內者。

Abstract in simplified Chinese: 一种三度空间复硅电阻及一种用以制造该三度空间复硅电阻之方法。一半导体基底已经在其表面上形成一绝缘层。该绝缘层具有一最小孔径至少部份贯穿形成在该绝缘层之上。一复硅层系形成在该绝缘层上并且重合形成在该绝缘层内之孔径中。该复硅层系然后被构成以形成一电阻，其包含该复硅层之部份，其系设于该孔径内者。

公开(公告)号：TW293168B

公开(公告)日：1996-12-11

申请号：TW085102595

申请日：1996-03-04

Applicant: 台灣積體電路製造股份有限公司

Inventor： 王銓中 ,  伍壽國 ,  梁孟松 ,  蘇忠輝

IPC: H01L

Abstract: 一種用於連接多層多晶矽層之埋入式金屬插頭結構的製造方法，其同時在半導體積體電路（例如ＤＲＡＭ和ＳＲＡＭ）形成金屬插頭。本方法包括在一已成型多晶矽層內之孔口上方且在一絕緣層內形成一接點孔口。在該多晶矽層內之孔口對齊基片上之源／汲接點區上方，並且提供形成自動對齊的接點孔口之手段。在該等接點孔口內藉著埋入式金屬插頭形成多晶矽層與源／汲區之間的接連。而且加工步驟合併，同時形成與半導體元件和第一層金屬連接之金屬插頭接點。本方法可適用於在ＤＲＡＭ和ＳＲＡＭ電路之記憶元內的接點，並同時形成晶片上之周圍接點。

Abstract in simplified Chinese: 一种用于连接多层多晶硅层之埋入式金属插头结构的制造方法，其同时在半导体集成电路（例如ＤＲＡＭ和ＳＲＡＭ）形成金属插头。本方法包括在一已成型多晶硅层内之孔口上方且在一绝缘层内形成一接点孔口。在该多晶硅层内之孔口对齐基片上之源／汲接点区上方，并且提供形成自动对齐的接点孔口之手段。在该等接点孔口内借着埋入式金属插头形成多晶硅层与源／汲区之间的接连。而且加工步骤合并，同时形成与半导体组件和第一层金属连接之金属插头接点。本方法可适用于在ＤＲＡＭ和ＳＲＡＭ电路之记忆元内的接点，并同时形成芯片上之周围接点。

公开(公告)号：TW287299B

公开(公告)日：1996-10-01

申请号：TW085102182

申请日：1996-02-26

Applicant: 台灣積體電路製造股份有限公司

Inventor： 王銓中 ,  伍壽國 ,  梁孟松 ,  蘇忠輝

IPC: H01L

Abstract: 本發明揭露一個減少接觸到薄複晶矽層的金屬接觸面積的【接觸結構】並具有【低歐姆阻值】的製程方法。此方法包含在厚複晶矽層形成的緩衝層上方的絕緣層製作一個接觸窗。在接觸窗的側壁部份包含薄複晶矽層圖案形成半導體元件的一部份，也形成金屬接觸的電性連接。此熱法提供的金屬接觸具相當低的阻值且減少接觸面積以增加元件集積密度（packing density）。本金屬接觸結構也除去通常製作 P+/N+ 堆疊接觸所遇到的 P+/N+非歐姆接面的問題。本方法在接觸窗蝕刻時也准許有更大的空間，因此提供一可製造的製程。

Abstract in simplified Chinese: 本发明揭露一个减少接触到薄复晶硅层的金属接触面积的【接触结构】并具有【低欧姆阻值】的制程方法。此方法包含在厚复晶硅层形成的缓冲层上方的绝缘层制作一个接触窗。在接触窗的侧壁部份包含薄复晶硅层图案形成半导体组件的一部份，也形成金属接触的电性连接。此热法提供的金属接触具相当低的阻值且减少接触面积以增加组件集积密度（packing density）。本金属接触结构也除去通常制作 P+/N+ 堆栈接触所遇到的 P+/N+非欧姆接面的问题。本方法在接触窗蚀刻时也准许有更大的空间，因此提供一可制造的制程。

公开(公告)号：TW262570B

公开(公告)日：1995-11-11

申请号：TW084104688

申请日：1995-05-11

Applicant: 台灣積體電路製造股份有限公司

Inventor： 王銓中 ,  伍壽國 ,  梁孟松 ,  蘇忠輝

IPC: H01L

Abstract: 本案係一種形成自行對準製程之接觸洞之方法，其步驟包括：１)形成一複晶矽層於一矽基板上；２)形成一第一絕緣層於該複晶矽層之上；３)形成一第二絕緣層於該第一絕緣層之上，４)以光學微影及蝕刻技術去除不要的第一、二絕緣層及複晶矽層，俾形成閘極，只有該至少一閘極上具有第一、二絕緣層；５)形成第三絕緣層於該矽基板之上，回蝕刻該第二絕緣層，俾形成極側壁層；６)形成第四絕緣層於該矽基板上；７)以光學微影定義出一自行對準製程之接觸洞圖案，並去除位於矽基板上之第三絕緣層及位於該閘極上方之一小部分第二、三絕緣層，俾形成該接觸洞；其中，該第二絕緣層之形成可較準確偵測蝕刻終點時間，以避免蝕刻時間被拖延過長，如此可使蝕刻接觸洞之時間有較寬鬆之範圍。

Abstract in simplified Chinese: 本案系一种形成自行对准制程之接触洞之方法，其步骤包括：１)形成一复晶硅层于一硅基板上；２)形成一第一绝缘层于该复晶硅层之上；３)形成一第二绝缘层于该第一绝缘层之上，４)以光学微影及蚀刻技术去除不要的第一、二绝缘层及复晶硅层，俾形成闸极，只有该至少一闸极上具有第一、二绝缘层；５)形成第三绝缘层于该硅基板之上，回蚀刻该第二绝缘层，俾形成极侧壁层；６)形成第四绝缘层于该硅基板上；７)以光学微影定义出一自行对准制程之接触洞图案，并去除位于硅基板上之第三绝缘层及位于该闸极上方之一小部分第二、三绝缘层，俾形成该接触洞；其中，该第二绝缘层之形成可较准确侦测蚀刻终点时间，以避免蚀刻时间被拖延过长，如此可使蚀刻接触洞之时间有较宽松之范围。

公开(公告)号：TWI351075B

公开(公告)日：2011-10-21

申请号：TW095144654

申请日：2006-12-01

Applicant: 台灣積體電路製造股份有限公司

Inventor： 林宜經 ,  陳椿瑤 ,  王銓中 ,  伍壽國 ,  王中樞 ,  黃建華 ,  陳昆龍 ,  楊平

IPC: H01L

CPC classification number: H01L27/10897 ,  H01L27/0207 ,  H01L27/10852 ,  H01L27/10894

Abstract: 本發明主要係提供一種嵌入式記憶體，包含：一基底，具有複數個第一電晶體於一記憶胞陣列(cell array)區內、與複數個第二電晶體於一周邊區內；一第一介電層於上述基底上，上述第一介電層中嵌有複數個與上述第一電晶體電性連接的複數個第一與第二導體插塞(plug)；一第二介電層於上述第一介電層上，上述第二介電層包含複數個電容器開口，暴露上述第一導體插塞；以及複數個電容器至少部分嵌於上述電容器開口內，上述電容器包含複數個下電極板、一電容器介電層於上述下電極板上、與一共用的上電極板置於上述電容器介電層上，其中上述下電極板係分別置於上述電容器開口內、並分別電性連接上述第一導體插塞，上述共用的上電極板具有一上電極板開口，而暴露上述第二介電層，且上述共用的上電極板係為上述電容器所共用。

Abstract in simplified Chinese: 本发明主要系提供一种嵌入式内存，包含：一基底，具有复数个第一晶体管于一记忆胞数组(cell array)区内、与复数个第二晶体管于一周边区内；一第一介电层于上述基底上，上述第一介电层中嵌有复数个与上述第一晶体管电性连接的复数个第一与第二导体插塞(plug)；一第二介电层于上述第一介电层上，上述第二介电层包含复数个电容器开口，暴露上述第一导体插塞；以及复数个电容器至少部分嵌于上述电容器开口内，上述电容器包含复数个下电极板、一电容器介电层于上述下电极板上、与一共享的上电极板置于上述电容器介电层上，其中上述下电极板系分别置于上述电容器开口内、并分别电性连接上述第一导体插塞，上述共享的上电极板具有一上电极板开口，而暴露上述第二介电层，且上述共享的上电极板系为上述电容器所共享。

公开(公告)号：TW506081B

公开(公告)日：2002-10-11

申请号：TW090123297

申请日：2001-09-21

Applicant: 台灣積體電路製造股份有限公司

Inventor： 曾國權 ,  王銓中 ,  張中瑋

IPC: H01L

Abstract: 本發明提供一種嵌入式記憶體的製造方法，其係於基底中形成淺溝槽隔離結構以定出主動區後，先進行電容器的製程，再進行邏輯元件的製程。在電容器的製程方面，係於基底中形成開口後，於開口之基底表面形成襯氧化層，進行自我對準缺乏型啟始電壓摻雜製程，以於開口周圍之基底中形成下電極摻雜區，再將襯氧化層剝除。之後，於基底中形成井區，並於基底表面形成通道區。接著，於開口和基底表面依序形成電容器介電層、導電層和抗反射層，並進行微影蝕刻，使導電層轉為上電極。繼續進行邏輯元件的製程，於基底上形成閘極絕緣層，於閘極絕緣層上和開口處形成閘極，並於閘極兩側基底中形成源極/汲極。

Abstract in simplified Chinese: 本发明提供一种嵌入式内存的制造方法，其系于基底中形成浅沟槽隔离结构以定出主动区后，雪铁龙行电容器的制程，再进行逻辑组件的制程。在电容器的制程方面，系于基底中形成开口后，于开口之基底表面形成衬氧化层，进行自我对准缺乏型启始电压掺杂制程，以于开口周围之基底中形成下电极掺杂区，再将衬氧化层剥除。之后，于基底中形成井区，并于基底表面形成信道区。接着，于开口和基底表面依序形成电容器介电层、导电层和抗反射层，并进行微影蚀刻，使导电层转为上电极。继续进行逻辑组件的制程，于基底上形成闸极绝缘层，于闸极绝缘层上和开口处形成闸极，并于闸极两侧基底中形成源极/汲极。

公开(公告)号：TW463325B

公开(公告)日：2001-11-11

申请号：TW089119404

申请日：2000-09-20

Applicant: 台灣積體電路製造股份有限公司

Inventor： 曾國權 ,  江文銓 ,  陳文正 ,  王銓中

IPC: H01L

Abstract: 一種嵌入式動態隨機存取記憶體接觸區之預處理方法。本發明係在DRAM區定義字語線(word line)的硬式罩幕時，將記憶胞縫區(stitch area)之硬式罩幕及周邊區之氮化矽層，一併去除；接著，以光阻圖案定義周邊區閘極並將記憶胞縫區覆蓋成狗骨頭狀，以形成硬式罩幕，之後，在光阻圖案去除後，再利用字語線的硬式罩幕及周邊區的硬式罩幕去除DRAM區的摻雜第一複晶矽層，以形成 DRAM區字語線、周邊區閘極，同時狗骨頭狀記憶胞縫區的接觸洞也完成，由於以上DRAM接觸區之預處理係將DRAM縫區形成沒有厚的氮化矽層之硬式罩幕，因此形成接觸洞時可以更容易蝕刻處理。

Abstract in simplified Chinese: 一种嵌入式动态随机存取内存接触区之预处理方法。本发明系在DRAM区定义字语线(word line)的硬式罩幕时，将记忆胞缝区(stitch area)之硬式罩幕及周边区之氮化硅层，一并去除；接着，以光阻图案定义周边区闸极并将记忆胞缝区覆盖成狗骨头状，以形成硬式罩幕，之后，在光阻图案去除后，再利用字语线的硬式罩幕及周边区的硬式罩幕去除DRAM区的掺杂第一复晶硅层，以形成 DRAM区字语线、周边区闸极，同时狗骨头状记忆胞缝区的接触洞也完成，由于以上DRAM接触区之预处理系将DRAM缝区形成没有厚的氮化硅层之硬式罩幕，因此形成接触洞时可以更容易蚀刻处理。

公开(公告)号：TW390023B

公开(公告)日：2000-05-11

申请号：TW087112227

申请日：1998-07-27

Applicant: 台灣積體電路製造股份有限公司

Inventor： 王銓中 ,  江文銓 ,  游秋山

IPC: H01L

Abstract: 本發明提供一種嵌入式(embedded)動態隨機存取記憶體的製造方法，其利用在記憶體單元區域形成以鎢構成之位元線的同時，於邏輯電路區域同時形成第 l階段鎢插塞(tungsten plug)，待電容器形成後，在第 l階段鎢插塞上方形成第2階段鎢插塞，以解決習知深寬比過大的問題。

Abstract in simplified Chinese: 本发明提供一种嵌入式(embedded)动态随机存取内存的制造方法，其利用在内存单元区域形成以钨构成之比特线的同时，于逻辑电路区域同时形成第 l阶段钨插塞(tungsten plug)，待电容器形成后，在第 l阶段钨插塞上方形成第2阶段钨插塞，以解决习知深宽比过大的问题。

公开(公告)号：TW357438B

公开(公告)日：1999-05-01

申请号：TW086119546

申请日：1997-12-22

Applicant: 台灣積體電路製造股份有限公司

Inventor： 王銓中 ,  游秋山 ,  黃振銘

IPC: H01L

Abstract: 本發明提供一種整合自對準金屬矽化物(Salicide)與自對準接觸窗(SAC)的半導體製程，一方面在邏輯電路區形成自對準金屬矽化物，以提昇元件的性能；另一方面，同時在記憶電路區形成自對準接觸窗，以提高埋入式記憶體的積集度。本發明的製程包括以下步驟：首先在一基底上，隔離出邏輯電路區與記憶電路區，然後在基底上依序形成閘氧化層及複晶矽層。接著，在記憶電路區上形成矽化金屬層及罩幕層後，將之定義成為一覆蓋有罩幕層之複晶矽化金屬閘極(polycide gate)。之後，定義出邏輯電路區上的閘極構造，並在形成側壁層後，佈植出源極/汲極區。先將記憶電路區以一遮蔽層覆蓋後，再進行自對準金屬矽化物製程，以便在邏輯電路區形成金屬矽化物。之後，覆蓋一層絕緣層，然後進行記憶電路區上的自對準接觸製程。

Abstract in simplified Chinese: 本发明提供一种集成自对准金属硅化物(Salicide)与自对准接触窗(SAC)的半导体制程，一方面在逻辑电路区形成自对准金属硅化物，以提升组件的性能；另一方面，同时在记忆电路区形成自对准接触窗，以提高埋入式内存的积集度。本发明的制程包括以下步骤：首先在一基底上，隔离出逻辑电路区与记忆电路区，然后在基底上依序形成闸氧化层及复晶硅层。接着，在记忆电路区上形成硅化金属层及罩幕层后，将之定义成为一覆盖有罩幕层之复晶硅化金属闸极(polycide gate)。之后，定义出逻辑电路区上的闸极构造，并在形成侧壁层后，布植出源极/汲极区。先将记忆电路区以一屏蔽层覆盖后，再进行自对准金属硅化物制程，以便在逻辑电路区形成金属硅化物。之后，覆盖一层绝缘层，然后进行记忆电路区上的自对准接触制程。

公开(公告)号：TW354425B

公开(公告)日：1999-03-11

申请号：TW085104820

申请日：1996-04-23

Applicant: 台灣積體電路製造股份有限公司

Inventor： 王銓中

IPC: H01L

Abstract: 兩種製造具Ｔ或Ｙ形電容的動態隨機存取記憶單元之實施例，其電容係連接至具有源極和汲極區之金氧半電晶體元件。在第一實施例中包括兩道光罩，其一是形成部份通過絕緣層之一圓柱形孔，另一則形成源極上方之同心接觸孔。第一導電層形成於第一絕緣層之上，並且至少填滿溝槽和接觸孔。其中重要的步驟為化學一機械式研磨一複晶矽層，藉以形成Ｔ形儲存電極，接著，至少在Ｔ形儲存電極上方依序形成電容介電層和頂部電極。
在第二實施例中，同樣形成接觸孔和溝槽。於第一絕緣層之上形成均勻且與下方形狀一致之第一導電層，並且填滿接觸孔，覆蓋於溝槽側壁和底部，但未填滿溝槽。一介電層形成於第一導電層之上，並且至少填滿溝槽。介電層和第一導電層以化學一機械式研磨形成 Ｙ 形電極。接著，一電容介電層和一頂部電極形成於 Ｙ 形儲存電極之上。

Abstract in simplified Chinese: 两种制造具Ｔ或Ｙ形电容的动态随机存取记忆单元之实施例，其电容系连接至具有源极和汲极区之金氧半晶体管组件。在第一实施例中包括两道光罩，其一是形成部份通过绝缘层之一圆柱形孔，另一则形成源极上方之同心接触孔。第一导电层形成于第一绝缘层之上，并且至少填满沟槽和接触孔。其中重要的步骤为化学一机械式研磨一复晶硅层，借以形成Ｔ形存储电极，接着，至少在Ｔ形存储电极上方依序形成电容介电层和顶部电极。 在第二实施例中，同样形成接触孔和沟槽。于第一绝缘层之上形成均匀且与下方形状一致之第一导电层，并且填满接触孔，覆盖于沟槽侧壁和底部，但未填满沟槽。一介电层形成于第一导电层之上，并且至少填满沟槽。介电层和第一导电层以化学一机械式研磨形成 Ｙ 形电极。接着，一电容介电层和一顶部电极形成于 Ｙ 形存储电极之上。